数字锁相环，用于使用红色火龙果锁定频率梳
固件/软件允许使用此硬件来锁相频率梳。 更一般而言，它与硬件一起提供了一个数字控制盒，该数字控制盒可以支持双通道锁相环，包括输入rf信号的前端IQ检测。 因此，虽然此数字控制盒可用于锁相其他系统，但下面的讨论假定用户正在操作频率梳。
入门
从“发布部分”（ ）下载所需的文件： 可以访问Python GUI的完整源代码存储库； b。 红火龙果的SD卡映像（red_pitaya_dpll_2017-05-31.zip）
阅读并遵循“ RedPitaya DPLL.pdf的说明和操作手册”文件。
软件版本
所需的Python发行版是WinPython-64bit-3.7.2（ ）。 FPGA Vivado项目在Vivado 2015.4中进行了编译，但是仅使用该软件就不需要安装Vivado。
附加信息
可以从NIST数字控制箱的说明手册中获得更多信
2022-09-25 14:09:50
16.35MB
1
Author:Saleh R. Al-Araji, Zahir M. Hussain, Mahmoud A. Al-Qutayri
Publisher: Springer
Number Of Pages: 191
Publication Date: 2006-10-19
ISBN / ASIN: 0387328637
数字锁相环:结构与应用
2022-08-07 18:06:14
5.78MB
1
基于Verilog的全数字锁相环dpll，可仿真，包含quartus软件工程，modelsim仿真文件
2022-07-07 21:37:31
653KB
1
用FPGA实现数字锁相环，开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE
2022-06-23 20:03:33
138B
附件是数字PLL的MATLAB仿真源码，可以仿真BPSK、QPSK的DPLL 附件是数字PLL的MATLAB仿真源码，可以仿真BPSK、QPSK的DPLL
2022-05-13 12:58:28
1KB
1
数字锁相环-Matlab环境下的全数字锁相环仿真模型.pdf
这里有两篇数字锁相环的资料,希望对大家有帮助!
2022-05-10 15:52:59
287KB
1
有关数字锁相环的帖子不断出现，但大多没有讲述其原理。翻开有关锁相环的书总是堆叠着鉴相、同相积分、中相积分、滤波等专用名词。这些概念距离硬件设计实现数字锁相环较远。本文按照数字锁相环设计的步骤，采用手把手的方式讲述设计过程和原理，旨在给数字锁相环初次设计者提供一个思路，缩短开发的时间。附件是用VHDL语言设计的20分频数字锁相环。
Div20PLL Port(
clock : in std_logic; --80M local clk
flow : in std_logic; --4M data flow
clkout : out std_logic --4M CLK
2022-05-06 15:46:26
64KB
1