该文档介绍了硬件加法器原理与设计,有半加器,全加器,超前进位加法器,进位旁路加法器,进位选择加法器,Brent-Kung加法器,Kogge-Stone加法器以及Sklansky加法器。
1
通过本实验掌握半加器和全加器的设计与实现方法,能够使用半加器或全加器设计并实现多位二进制加法运算。
2021-05-04 17:00:11 105KB matlab
1
实验设计:利用半加器计算8位原码求补码的电路图,请用logisim.exe打开,欢迎下载。
2021-01-28 02:46:51 24KB 数电 实验
一百个例子的VHDL语言例代码,含有2选1多路选择器程序,n输入与非门的实体描述等等
2020-01-03 11:42:33 6.89MB mux21 mux41 halfadder
1
VHDL语言 半加器多种设计 半加器全加器对比
2019-12-25 11:19:55 477KB VHDL语言 半加器 全加器
1
与非门74LS00和异或门74HC86设计一个半加器.
2019-12-21 21:30:32 68KB 半加器.
1
这里面有QuartusII的半加器、1位全加器、4位全加器、4位加减法器的工程文件、原理图、仿真图等,这是我大一的时候做的,能正常运行,如有错误,敬请谅解。
2019-12-21 18:56:04 1.33MB QuartusII
1