CPLD与VHDL语言编程实例，每一个实例都有非常详细的说明与解释，很容易看懂

基于VHDL语言的直接序列扩频通信系统发射模块的实现

VHDL 语言 实现串口的自发自收。

一个很简单的cpu 设计 vhdl 语言写的 ，一个老外写的，注释很完整，可用于系统结构和计算机组成原理课程设计

VHDL语言设计交通灯，其中报告的最后部分附有实验代码。 本人采用的是控制模块和显示模块两部分结合的方法，再由顶层模块加以结合，实现功能。 仿真验证无误，已实验验证。

用VHDL语言实现数字钟的设计 word

摘要：本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。 　　1.引言 　　数字频率计是通讯设备、计算机、电子产品等生产领域不可缺少的测量仪器。由于硬件设计的器件增加，使设计更加复杂，可靠性变差，延迟增加，测量误差变大。通过使用EDA技术对系统功能进行描述，运用VHDL语言，使系统

介绍了VHDL语言的特点及优势，表明了EDA技术的先进性，采用自上而下的设计思路，运用分模块的设计方法设计了数字时钟系统，并在QuartusⅡ环境下进行编译和仿真，完成了24 h计时和辅助功能设计，证明了方案的可行性，体现出了“硬件设计软件化”的新趋势。

基于VHDL语言与EDA交通灯控制器设计。

八位加法器基于VHDL语言书写 八位加法器基于VHDL语言书写