搜索【FPGA、Verilog】的结果

基于FPGA 的数字频率计设计

这是一份基于FPGA的数字频率计的设计，用到了verilog 语言，通过检测波形的高低电平来计算出该波形的频率大小并显示在数码管上。

2021-07-10 00:43:07 1.61MB FPGA Verilog 频率计

1

基于FPGA三速以太网的实现（UDP通信）

本代码是基于Altera Arria ii ep2agx65芯片实现的100M/1000M网代码，主要完成fpga向PC的UDP发送实现（verilog)

2021-07-09 15:53:48 1.55MB 三速以太网 FPGA(verilog)

1

简易乐曲播放器的设计FPGA

学习数控分频器的设计方法、熟悉LPM模块的调用方式，熟练掌握常用模块LPM_ROM、LPM_COUNTER的调用中参数设置过程。再次熟悉程序的编译、修改和波形仿真，熟练掌握引脚锁定、网表文件的下载和硬件测试的过程，巩固FPGA技术的设计方法。

2021-07-09 09:07:41 1.32MB fpga verilog

1

25_3.AD_UART_SD++.rarAD7606->FIFO-uart/SD

AD7606产生的8路数据依次进入两个FIFO中，一个FIFO的数据用于进入RAM然后按照扇区写入SD卡，另一个FIFO的数据通过串口发送到上位机，用于数据显示

2021-07-08 13:31:26 8.86MB fpga verilog sdhc uart

1

Verilog HDL程序设计与实践.pdf

2021-07-06 16:32:30 14.5MB FPGA Verilog

1

Verilog HDL电路设计指导书(华为内部技术资料)

Verilog HDL电路设计指导书(华为内部技术资料）很经典，不错的资料，入门学习非常好

2021-07-05 19:58:34 544KB 华为FPGA verilog

1

Verilog串口之UART发送模块和仿真程序.rar

基于 Verilog HDL 编写的 UART 串口发送程序，包含仿真测试程序。程序说明详见： https://blog.csdn.net/poetryTang/article/details/107611327

2021-07-04 09:28:42 2KB FPGA Verilog UART 串口

1

等精度测频V2.zip

实现等精度测频率，采用50MHz的参考时钟，包含testbench文件，可在vivado，quartus仿真，实测范围可在1~100MHz。其他频率范围没有测试，理论上可以全频带。低频周期低于门闸周期时候，采用测周法，并同步信号，避免了等精度门闸时间长度的限制无法测量超低频率的问题。

2021-07-02 09:15:42 4KB FPGA verilog仿真 等精度测频率

1

【书本】基于XILINX FPGA的OFDM通信系统基带设计.pdf

【书本】基于XILINX FPGA的OFDM通信系统基带设计，讲解特别详细

2021-07-01 11:30:05 27.95MB FPGA Verilog OFDM Xilinx

1

整数除法，fpga上实现，div.7z

，整数除法支持pipeline，verilog 也可以在我的github页面下载 https://github.com/tishi43/div

2021-07-01 09:05:48 99KB fpga verilog 整数除法 pipeline

1