基于RISCV64果核处理器的卷积神经网络加速器研究.zip

ARM处理器核 VHDL代码 比较使用的

兼容ARM9的软核处理器设计（代码）

摘要：介绍了３２位ＡＲＭ核微处理器芯片ＰＵＣ３０３０Ａ的结构和特点，分析了其具有竞争力的优异性能，列举了一些可能的应用领域。在某些应用领域，采用ＰＵＣ３０３０Ａ方案，系统成本远低于采用８０５１加扩展芯片的方案。     关键词：ARM7TDMI SOC RISC CPU PUC3030A MP3 英国ＡＲＭ公司设计的３２位ＲＩＳＣ Ｒｅｄｕｃｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ ＣｏｍｐｕｔｅｒＣＰＵ芯核（简称ＡＲＭ芯核），具有功耗低、成本低等显著优点 目前已占有７５％以上的３２位嵌入式产品市场。而ＡＲＭ系列芯片即为各个半导体厂家开发的基于ＡＲＭ芯核的芯片。目前设计、生产ＡＲＭ芯片

Oregano Systems 公司的开源的8051 IP Core

此款软件，攻击棋力相当厉害，5个大师联合也不敌此款软件……

本课题就是要以FPGA/CPLD器件作为载体，以现代EDA技术为手段，利用自顶向下的设计方法，通过VHDL语言，实现一个与8051系列单片机指令兼容的微控制器芯片的 IP核。并利用C语言编写一个LCD温度显示系统，在EP4CE115F29C7（FPGA）芯片上对设计8051IP 核进行验证。

CASToR是一款核医学成像领域，基于PET的图像重建过程的C++代码程序软件。该程序代码全部开源，有相应的开发维护团队。这篇文档是针对CASToR的一般用户的使用说明文档，从如何进行原始数据格式输入，到一般性质的数据转化，以及需要注意的重建的步骤

详细的讲述了，xilinx的IP内核的使用方法，包括配置、引脚管理、时序控制。

根据AES算法的特点，从3方面对算法硬件实现进行改进:列混合部分使用查找表代替矩阵变换，降低算法实现的运算复杂度，采用流水线结构优化关键路径-密钥拓展，提升加密速度，利用FPGA定制RAM（BRAM）预存查找表进一步提升加密速度。优化后的AES算法在Virtex-6 xc6vlx240T（速度等级 -3） FPGA上实现，结果发现，AES算法共占用1 139个Slice，最大频率达到443.99 MHz，通量达到56.83 Gbit/s，效率达到49.89 （Mbit/s）/Slice；然后，对AES算法进行接口逻辑声明，将优化后AES算法封装成自定制IP核；最后，采用基于NIOS II的SOPC技术，构建了一个嵌入式AES算法加密系统，实现了数据通信中的高速加密。