Project1 VerilogHDL完成单周期处理器开发
一、设计说明
1.处理器应实现MIPS-Lite1指令集。
a)MIPS-Lite1＝{MIPS-Lite，addi，addiu， slt，jal，jr}。
b)MIPS-Lite指令集：addu，subu，ori，lw，sw，beq，lui，j。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
2.处理器为单周期设计。
二、设计要求
3.单周期处理器由datapath(数据通路)和controller(控制器)组成。
a)数据通路由如下module组成：PC(程序计数器)、NPC(NextPC计算单元)、GPR (通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、DM(数据存储器)。
b)IM：容量为1KB(8bit×1024)。
c)DM：容量为1KB(8bit×1024)，采用小端序方式存取数据。
4.Figure1为供你参考的数据通路架构图。
a)我们不确保Figure1是完全正确的；我们也不确保Figure1能够满足MIPS-Lite1。
b)鼓励你从数据通路的功能合理划分的角度自行设计更好的数据通路架构。
2021-12-23 12:00:22
158KB
针对sqlit3的单线程、多线程、串行三种线程模式对事件提交、update、多并发量分别进行了测试，设计思路https://blog.csdn.net/qq_42584874/article/details/122046680
2021-12-22 15:06:46
1.9MB
1
GB28181平台测试程序，可以作为GB28181 上级 和 下级 支持对接海康、科达、大华、雄迈等各种市面热销平台，对于政府部门GB28181对接成功案例很多
2021-12-21 12:20:02
30.46MB
1
设计目的：
1.掌握栈的存储结构。
2.掌握栈基本操作的实现。
3.能用栈解决相关的实际问题。
具体功能：
1.能随机出题， 题数由用户输入确定， 算术题包括加减乘除四则运算， 表达式项数应不限， 可以包含括号；
2.需要进行表达式的合法性验证；
3.用户交互输入答案；
4.计算机核对用户答案；
5.能对用户的测试评分；
2021-12-21 09:05:33
5KB
1
设计目的：
1.掌握栈的存储结构。
2.掌握栈基本操作的实现。
3.能用栈解决相关的实际问题。
具体功能：
1.能随机出题， 题数由用户输入确定， 算术题包括加减乘除四则运算， 表达式项数应不限， 可以包含括号；
2.需要进行表达式的合法性验证；
3.用户交互输入答案；
4.计算机核对用户答案；
5.能对用户的测试评分；
设计要求：
1. 系统具有一定的容错性；
2. 要求具有较好的交互性。
2021-12-21 09:05:32
6KB