VHDL语言编写的十进制计数器和七段译码器，下来就知道了

基于PSoc的38译码器的工程文件，适合初学者直接下载学习使用

verilog实现的3-8译码器，开发环境vivado2016，使用modelsim仿真测试

用verilog模拟3-8译码器实现拨码开关控制控制数码管显示

一个完整的系统应具有以下功能： （1）I：初始化（Initialization）。从终端读入字符集大小n，以及n个字符和n个权值，建立哈夫曼树，并将它存于文件hfmTree中。 （2）E：编码（Encoding）。利用已建好的哈夫曼树（如不在内存，则从文件htmTree中读入），对文件ToBeTran中的正文进行编码，然后将结果存入文件CodeFile中。 （3）D：译码（Decoding）。利用已建好的哈夫曼树将文件CodeFile中的代码进行译码，结果存入文件TextFile中。 （4）P：印代码文件（Print）。将文件CodeFile以紧凑格式显示在终端上，每行50个代码。同时将此字符形式的编码写入文件CodePrint中。 （5）T：印哈夫曼树（Tree Printing）。将已在内存中的哈夫曼树以直观的方式（树或凹入表形式）显示在终端上，同时将此字符形式的哈夫曼树写入文件TreePrint中。

LDPC码编译码器的matlab实现，包括matlab代码、结果截图、一些LDPC码的参考资料

38译码器，分别用case语句和if语句编写，均已通过仿真验证，并附有仿真波形图。

ewb实验（编码器和译码器的ewb实验），完整的ewb仿真实验，有报告，有实验实例。。。

本设计使用MATLAB采用m文件，实现对DPCM译码器的设计与仿真。为了调试和验证DPCM译码器的性能，根据DPCM的原理，在本程序设计中，设计了单独的DPCM发送端来产生差分脉冲信号。DPCM的发送端由信号发生器、抽样器、量化编码器和预测器四个组件组成。预测器的预测算法是整个DPCM的核心部分，算法越合理，误差就越小，恢复出来的波形就越接近于原来的波形，性能也就越好。最后接收端将量化编码的差分信号逆量化，还原成为信号幅度值，再通过一系列与发送端相反的逆运算将波形还原到与原信号波形相似的波形，本课程设计成功的完成了译码器的设计。

数字逻辑实验报告