C语言实现FIFO功能，代码里面有FIFO读取和写入函数，可以在不同的开发平台下方便的移植，函数简单有效，已经用于实际开发项目中，针对串口收发使用非常方便。

fifo的基本理解和测试

用STM32CUBE生成的HAL库，以STM32F407芯片驱动OV7670摄像头（不带FIFO），单片机提供8M时钟给摄像头，摄像头将数据通过DMA传输至LCD屏上，通过按键触发将屏幕上的一张照片通过UART1发送至上位机显示。上位机是山外多功能调试助手。文件包内还包括我自己写的CUBE配置过程及操作说明，还内涵2张照片证明调试通过。代码内含有一些注释可轻松理解。

STM32f0HAL库，STM32CubeMX创建，串口DMA空闲中断接收fifo数据处理程序，实测可用

FIFO、OPT、LRU页面置换算法实验代码和截图

附件是vivado 2018的 fifo source code 对vivado ip 源代码有兴趣,可联系邮箱fpgahelloworld@126.com

在网上看到的很好的一篇关于UART FIFO使用的文章，英文原版，分析的很细致。

参考黑金的串口收发，将串口收发和fifo写在一个.v文件中，操作接口主要变为fifo，rx_fifo_empty!=1时，有收到数据，读出来即可，发送串口只需要往fifo中存入数据。接收时判断起始位为低和停止位为高，防止上电前串口上一直有数据发送进来而引起的误码。

fpga与dsp间连接的关于fifo的程序，并附带modelsim的仿真程序

FPGA读写SDRAM page fifo实验完整Verilog逻辑源码Quartus工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module sdram_read_write( clk, reset_n, state_signal, rw_done_signal, ar_done_signal, sdram_bank_addr, write_data, read_data, io_ctl, sdram_command, sdram_address, sdram_dqm, sdram_data ); //参数定义 //端口定义 input clk; //时钟信号100MHz input reset_n; //复位信号，低电平有效 input [2:0] state_signal; //状态信号，用于控制对SDRAM进行读写和自刷新 input [21:0] sdram_bank_addr; //SDRAM最小单元地址，[21:20]块地址+[19:8]行地址Row+[7：0]列地址Column input [15:0] write_data; //写入SDRAM的数据 input io_ctl; output rw_done_signal; //读写完成信号 output ar_done_signal; //自动刷新完成信号 output [15:0] read_data; //从SDRAM读出的数据 output [4:0] sdram_command; //SDRAM指令，cke、cs_n、ras、cas_n、we_n，SDRAM指令信号 output [13:0] sdram_address; //SDRAM读写地址 output [1:0] sdram_dqm; //SDRAM数据掩码 inout [15:0] sdram_data; //sdram读写数据 //常量定义 parameter NOP = 5'b10111, //空操作 ACTIVE = 5'b10011, //行激活 READ = 5'b10101, //读操作 WRITE = 5'b10100, //写操作 PR = 5'b10010, //预充电 AR = 5'b10001, //自刷新 LMR = 5'b10000, //设置寄存器 BURST_STOP = 5'b10110; //突发停止指令 parameter ar_state = 3'b001, //自刷新状态 re