sublime text 3 verilog 代码高亮和自动提示
2023-02-24 16:16:50 7KB sublime verilog
1
基于FPGA的信号发生器,产生了正弦波,方波,锯齿波和三角波四种波形,按下一次按钮,波形切换一次。按下另一个按钮,改变波形的频率
2023-02-24 14:01:25 10.04MB dds波形发生器 fpga verilog 信号发生器
1
数字系统Verilog 交通灯(红绿灯),可直接运行,运用Quartus软件编写
2023-02-23 19:03:08 610KB 数字系统 Verilog 交通灯
1
ST S25FL040 Sefial Flash Verilog Model
2023-02-23 08:48:55 8KB VHDL/FPGA/Verilog VHDL
经典的FPGA学习教材,全书1196页,几乎覆盖学习FPGA的所有知识点,包括语言介绍、开发,测试等等
2023-02-22 22:37:51 181.55MB FPGA Verilog vhdl 开发
1
异步fifo乒乓操作工程文件
2023-02-22 19:46:52 17.82MB fpga verilog 乒乓操作
1
这是NAND FLASH 控制器的verilog源码,很有参考价值! 这是NAND FLASH 控制器的verilog源码,很有参考价值!
2023-02-21 14:12:21 5KB NAND FLASH
1
dnn-RTL USC DNN系统的RTL和FPGA实现-Sourya,Yinan,Chiye,Mahdi testbench-主文件是tb_mnist.v。 其他文件用于婴儿网络或子模块。 src-所有源代码Verilog文件。 等级制度: DNN.v - whole network layer_block.v - Contains processors, memory, state machines and other small logic for each layer memory_ctr.v - State machine for each layer. Generates control signals for memory (address, enable), counter and mux processor_set.v - FF, BP and UP proces
2023-02-21 11:04:52 58.45MB SystemVerilog
1
FPGA的例程,基于verilog的VGA简单接口驱动,很有帮助
2023-02-21 10:20:11 1.55MB FPGA verilog
1
计算机体系结构 - ECE 4750 本课程创建了一个多核处理器,带有内存缓存和分布在五个实验室的环形网络。 在实验 1 中,我们制作了一个用于处理器的乘法器。 在实验 2 中,我们制作了一个实现 PARCv2 指令集的处理器。 在实验 3 中,我们为我们的处理器制作了一个缓存,包括直接映射和 2 路集关联。 在实验 4 中,我们使用贪婪和自适应路由算法为我们的处理器制作了一个片上环形网络。
2023-02-20 08:29:22 6.02MB Verilog
1