为了实现系统的便携化,课题采用区别于传统专用集成电路(Appication Specific Intergrated Circuit ASIC)架构,基于可编程逻辑器件(Filed Programmable Gate Array FPGA)的架构方案。FPGA作为整个系统的逻辑控制中心,生成CCD驱动信号及其模拟输出信号的采样同步信号,借助其特有的软核处理器技术,搭建32位指令集、数据总线和地址空间的NIOS II(Altera公司的软核处理器)系统,通过简单的C语言程序控制图像数据高速缓存、连接图形显示接口及直接显示。上述逻辑功能通过硬件描述语言(Hardware Describe Language HDL)和公开知识产权核(Intellectual Property IP)调用FPGA内部可配置资源实现,因此,课题设计开发的系统具有很好的灵活性和扩展性。
成像系统包含三个子单元:CCD成像单元,FPGA核心控制单元,图形显示接口单元。成像单元完成光学信号到模拟信号,模拟信号到数字信号的转换;核心控制单元由FPGA和存储器组成,FPGA完成成像单元的驱动、采样控制,接收并缓存图像数据到存储器;图形显示接口单元接收存储器中的数据,直接显示或发送给计算机进行处理。
课题开发完成的系统具有15帧每秒、高采样精度(12位)输出和低暗输出特点,同时,系统具备良好的扩展性,能根据对象不同更换不同特定CCD传感器,以及在FPGA中植入针对不同应用的数字信号处理算法,系统可作为便携式设备,这使得系统具备平台化功能,具有广阔的应用前景。
2022-10-18 20:14:46
6.45MB
1