xilinx官方polar 编码译码ip核，非官网下载简易版，此文档是完整版，可供大家学习交流使用。

基于APB的UART IP核设计与UVM验证 - 基于APB的UART IP核设计与UVM验证 - 副本

Xilinx-7系列PCIe-IP核用户手册，含有笔记

此资源为VIVADO的工程文件，语言使用的是VHDL语言，其中包括FFT IP核的使用，ROM的IP核使用，时钟IP核的使用。实现了8定点的FFT功能。

基于quartus 的FPGA的IP核RAM的设计和调用。文件夹内有prj，rtl，ipcore，testbench几个主要的文件夹。

Vivado XADC IP核设计，Vivado仿真工程。

Vivado DDR3 IP核设计，Vivado仿真工程。

Vivado ibert IP核设计，Vivado仿真工程。

自己阅读XILINX　FFT　IP核整理的中文文档 快速傅里叶变换v9.0 IP核指南 ——Vivado设计套件 介绍：Xilinx FFT IP核是一种计算DFT的有效方式。 特点：•前向变换（FFT）和反向变换（IFFT）在复数空间，并且可以在运行的同时进行选择配置 •变换点数范围：N=2^m，m=3~16 •数据精度范围：b_x=8~34 •相位精度范围：b_w=8~34 •算术处理方式：不放缩（全精度）定点 放缩定点 块浮点 •输入

该资源是一个AES硬件密码算法核的verilog实现，可用于FPGA设计