FPGA编码中，ISE使用DDR3的IP核时，常见编译错误及处理方式。有如下的错误：ERROR:ngdbuild:770、ERROR:ngdbuild:924、ERROR:ngdbuild:455、ERROR:bitgen:342、ERROR:LIT:693、ERROR:place:1500
2021-03-10 17:12:41
144KB
1
自用的Genesys2开发板DDR3引脚约束文件.ucf文件，根据官方文档自用的配置文件
2021-03-07 19:03:49
3.42MB
1
FPGA XC6SLX16 DDR3开发板PDF原理图+XILINX逻辑例程+开发板文档资料,，包括LED,Key,CP2102_UART ddr3,ADV7123等FPGA逻辑例程工程文件，开发板资料及相关主要器件技术手册等。
2021-03-01 22:05:55
42.82MB
详细介绍了赛灵思的DDR3的IP核的使用，包括各种信号的含义，以及时序说明。
7Series FPGAs Memory Interface Solutions v1.7
User Guide
UG586 October 16, 2012
2021-02-24 09:53:37
15.33MB
1
NXP freescale IMX6平台下用于辅助DDR测试工具ddr_stress_tester产生*.inc文件的必备工具,简化了对DDR的繁琐配置,时产生DCD数据的前置工具.
2021-02-21 19:06:08
87KB
1
官方给的ddr3测试程序长达万行，有木有很痛苦的感觉？来来来，这个测试接口只有300行左右，实现了顺序写入及顺序读出，可以让你在半个小时之内了解具体的实现方法，本程序在ml605及ise14.4的ddr 3.92上验证过，可以正常读写，但仍然有bug,只是提供一个思路哈，我也在努力继续改进。
2021-02-10 09:05:18
2KB
1