Xilinx ISE Design Suite 10.x FPGA开发指南.逻辑设计篇[田耘 著][2008]
2020-02-03 03:02:53 10.53MB Xilinx ise
1
基于xapp1052的pcie,工程为ise14.7版本,自己再官方版本上修改调试,稳定可用。
2020-01-30 03:15:06 11.53MB pcie fpga spartan6 ise工程
1
ISE工程打包,主要是FFT8.0的使用,配套有博文,有详细的文字说明,端口解说
2020-01-11 03:16:06 19.52MB FFT FFT8.0 ISE14.7
1
ISE中调用FFT IP Core的源程序,原程序和仿真代码都有,程序相对简单,适合新手入门使用。
2020-01-10 03:13:49 4KB fft ip verilog
1
基于verilog的FPGA数字时钟,如果安装了ISE可以直接打开.xise文件下载到FPGA板上,否则可以找文件夹中的.v文件使用
2020-01-03 11:26:53 795KB FPGA Verilog ISE 数字时钟
1
Yeslab现任明教教主 Identity Service Engine(ISE)中文教程 1.ISE产品介绍 2.安装ISE 3.底层配置 4.AD集成 5.证书管理 6.配置network access device(NAD) 7.ISE策略结构 8.3750x配置介绍 9.MAB 10.有线802.1x 11.无线802.1x 12.Web Authentication介绍 13.Guest Service介绍 14.Profiler Service介绍 15.Posture Service介绍 16.MACSec配置介绍 17.ISE部署与高可用性
2020-01-03 11:26:34 27.35MB CCSPV4.0 CCIE 安全
1
实用化得ISE软件ROM核初始化程序,用MATLAB程序编写的
2020-01-03 11:21:40 17KB ISE COE MATLAB
1
ISE的License适合14.7及以前的版本,适用于常用的IP核
2020-01-03 11:20:10 28KB ISE License
1
xilinx ise 9.x fpga cpld设计指南
2020-01-03 11:19:38 81.56MB xilinx ise
1
该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件,附带可运行的ISE工程文件,Cache的详细技术参数包含在.v文件的注释中。 直接相连16KB D_Cache Cache写策略: 写回法+写分配 (二路)组相连16KB I_Cache Cache替换策略: LRU I_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache,再传给CPU,而D_Cache在解决数据读外,还要注意数据写入的问题。本工程可以与arm.v 中的arm 核协同工作,主存使用dram_ctrl_sim。
2019-12-21 22:17:09 2.6MB I_Cache D_Cache Cache Verilog
1