ARM高速缓存(Cache)Verilog代码 包含ISE工程

上传者: zdinanyang | 上传时间: 2019-12-21 22:17:09 | 文件大小: 2.6MB | 文件类型: zip
该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件,附带可运行的ISE工程文件,Cache的详细技术参数包含在.v文件的注释中。 直接相连16KB D_Cache Cache写策略: 写回法+写分配 (二路)组相连16KB I_Cache Cache替换策略: LRU I_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache,再传给CPU,而D_Cache在解决数据读外,还要注意数据写入的问题。本工程可以与arm.v 中的arm 核协同工作,主存使用dram_ctrl_sim。

文件下载

资源详情

[{"title":"( 6 个子文件 2.6MB ) ARM高速缓存(Cache)Verilog代码 包含ISE工程","children":[{"title":"arm_cache_sort","children":[{"title":"_main.s <span style='color:#111;'> 4.33KB </span>","children":null,"spread":false},{"title":"D_Cache.v <span style='color:#111;'> 9.71KB </span>","children":null,"spread":false},{"title":"program.mif <span style='color:#111;'> 1.89KB </span>","children":null,"spread":false},{"title":"ISE工程.rar <span style='color:#111;'> 2.60MB </span>","children":null,"spread":false},{"title":"I_Cache.v <span style='color:#111;'> 5.61KB </span>","children":null,"spread":false},{"title":"srandom.c <span style='color:#111;'> 378B </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

  • ncf25 :
    不是特别完整
    2021-03-02
  • ncf25 :
    不是特别完整
    2021-03-02
  • xiaochengxs :
    学习学习,希望有用。。。。。。
    2019-06-27
  • XiaoChengxs :
    学习学习,希望有用。。。。。。
    2019-06-27
  • tianshan2017 :
    不错 ,先下来学习
    2017-06-11
  • tianshan2017 :
    不错 ,先下来学习
    2017-06-11
  • u012764338 :
    参考学习,有帮助,帮助了解一下概念
    2016-09-23
  • 狂奔的蜗牛_001 :
    参考学习,有帮助,帮助了解一下概念
    2016-09-23
  • github_35228459 :
    挺不错的资料,谢谢分享.
    2016-06-05
  • github_35228459 :
    挺不错的资料,谢谢分享.
    2016-06-05

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明