采用Verilog源码的形式写的随机数发生器，如果需要产生均匀随机数，需要采用SHA256进一步处理

Altera系列 FPGA IP 核详解 一书摘录。 内容为FIR核、CIC核与NCO核。资料不错，看完很受用。

Verilog编写的cmos摄像头驱动，bayer转RGB格式的vivado IP核 可直接加入工程使用。

基于PYNQ的AD采集系统,使用两块FPGA，一块不带ARM核的FPGA用于读取两片AD706的数据，PYNQ做数据处理和控制算法，之间使用SPI通讯。把RTL代码生成自定义IP核，然后就可以放在自己的PYNQ工程中使用了。参考博文食用更佳。

结合JESD204B手册和各类资料总结的，纯原创。 以自问自答的方式学习解释JESD204B协议内容和应用开发，还有jesd204 IP核的使用方法。

关于xilinx的mig ip核的使用记录

文件是整个工程，包含verilog编写的数据、地址产生模块，包含testbench的测试代码，并用modelsim进行了仿真。方便大家理解双口ram ip核的使用。

Lattice推出支持Quad Data Rate (QDR) II/II+存储装置、基于FPGA的IP核。LatticeSC和LatticeSCM系列FPGA(还有LatticeSC/M系列FPGA)现可支持高达750Mbps的QDR II/II+数率。此款高速QDR II和QDR II+存储控制器IP核采用了Lattice独有的可以实现成本最优化(MACO)架构ASIC工艺的低功率掩膜阵列。 　　Quad Data Rate II+存储装置是QDR SRAM系列存储器最新成员，其数据率可达250MHz以上。Quad Data Rate II+系列SRAM是用于高带宽、低延迟应用的理想选

产品概述： SATA3.0主控制器是我公司自主研发的FPGAIP核，为用户屏蔽复杂的SATA协议，使用户通过简便易用的逻辑接口即可实现对SATA接口硬盘的快速读写控制。 技术特性： 纯FPGA逻辑实现，支持SATA3.0白皮书涵盖的所有功能，客户可以定制裁剪一些功能，如“省电模式”以及一些用不到的“指令集”，以减少资源消耗；支持SATA3.0接口的硬盘，包括磁盘/固态盘，3.5寸/2.5寸/mSATA等形式，读写速度接近固态硬盘的读写极限速度；一次读写交互，支持1到16扇区访问，可以连续读写；IP本身有一套访问接口，接口也可以按客户要求定制，客户无需了解SATA协议细节，只需操作简单接口即可

IP核手册，需要的自行下载吧。这个手册详细解释了FFT的使用方法，非常详细。