FPGA 实现led循环点亮

FPGA实现2FSK调制、包络检波解调、位同步的Vivado工程，包括完整的Vivado工程文件和MATLAB的仿真与设计文件； 输入比特速率1Mbps，采样频率50MHz，FskMod.v模块实现2FSK， FskDemod.v模块实现2FSK的解调，采样频率25MHz，包络检波由低通滤波器完成，位同步采用数字锁相环技术，采样频率为10MHz； 经过行为仿真，位同步后能解调模块能正确还原调制模块的输入数据。

PLC 中的梯形图大多数都是软件解释执行，或者是转换成目标机的机器代码。软件程序很难保证高确定性和实时性。本文介绍了使用ＦＰＧＡ　实现ＰＬＣ　梯形图的研究进展方法和实验结果，对这方面感兴趣的读者有一定的参考价值。

HDMI_FPGA实现4K60TMDS编码解码，HDMI_FPGA实现4K60TMDS编码解码，HDMI_FPGA实现4K60TMDS编码解码

FPGA实现ASK幅度键控调制、包络检波解调、位同步的Vivado工程，包括完整工程文件和MATLAB的仿真与设计文件； 输入比特速率1Mbps，采样频率10MHz，AskMod.v模块实现幅度键控调制，AskMod_Beamform.v模块实现基带波束成形和幅度键控，二者在顶层文件中例化一个就可以； AskDemod.v模块实现2ASK的解调，采样频率10MHz，包络检波由低通滤波器完成，位同步采用数字锁相环技术； 经过行为仿真，位同步后能解调模块能正确还原调制模块的输入数据。

该文档为光盘镜像文件，包含杜勇先生编著的《数字滤波器的MATLAB与FPGA实现 》一书的所有源代码，感谢前辈分享，在此也分享给大家。

开发去隔行算法是为了解决一个老问题：模拟电视的隔行视频必须进行转换才能在当今数字电视上显示。隔行视频是每秒50/60 连续场，每一场只传送一半的扫描行，这些行显示在视频的每一帧中。对于以前采用阴极射线管(CRT)的显示技术，隔行视频是一种基本压缩方法。 　　今天，去隔行是重要的视频处理功能，很多系统都需要它。大部分视频内容采用了隔行格式，而LCD或者等离子体等所有新出现的显示器几乎都需要逐行视频输入。但是，去隔行功能本质上非常复杂，没有一种算法能够产生完美的逐行图像。 　　背景 　　在隔行视频中，一帧视频被分成两场，一场含有偶数行扫描线，一场含有奇数行扫描线。然而，为了能够在LCD 或者

本文主要介绍了用FPGA实现CT图像重建算法。

近年来,随着集成电路技术的迅猛发展,特别是可编程逻辑器件的高速发展, EDA（Electronic Design Automation,电子设计自动化）技术成为电子设计工程师的新宠。EDA技术以计算机为工具完成数字系统的逻辑综合、布局布线和设计仿真等工作。电路设计者只需要完成对系统功能的描述,就可以由计算机软件进行系统处理,最后得到设计结果,并且修改设计方案如同修改软件一样方便。利用EDA工具可以极大地提高设计效率。.

DFT计算常用于信号处理中求频谱值，针对利用FPGA中的NIOS Ⅱ直接进行DFT计算完成速度慢和查表法占用存储资源大的问题，采用CORDIC算法提高正余弦函数及平方根运算的计算效率，进而实现DFT的快速计算。在分析DFT和CORDIC算法的基础上，重点分析 CORDIC算法在正余弦函数及平方根运算中的应用方法，给出DFT计算的实现流程，并利用 FPGA EP3C55F484C8N芯片予以实现。通过QuartusⅡ进行时序仿真，结果表明给出的设计方法在不占用存储资源的情况下计算精度较高，运算速度快。