4位并行乘法器的电路设计与仿真 1. 实现4位并行乘法器的电路设计; 2. 带异步清零端; 3. 输出为8位; 4. 单个门延迟设为5 ns。
2019-12-21 20:13:21 67KB Verilog 并行乘法器
1
4*4矩阵键盘+四位共阳数码管PCB图,包括矩阵键盘的PCB图和四位共阳数码管驱动电路的原理图,是51单片机学习的小模块
2019-12-21 20:07:45 154KB 矩阵键盘 四位数码管 PCB
1
简易频率计数器,七分频的,四位显示,multisim10运行 因为空间比较小,所以做的有点乱,但是运行起来还是不错的。可以显示,误差很小!
1
四位乘法器的设计,包含vhdl代码和分析,还有输出图形
2019-12-21 19:57:21 84KB vhdl 乘法器
1
数码管引脚图两位共阴共阳:三位数码管引脚图以及封装尺寸四位数码管引脚图以及封装尺寸六位数码管引脚图五位数码管引脚图
2019-12-21 19:51:38 295KB 数码管 引脚 数码管引脚
1
数字系统综合设计,实现四位二进制数逻辑运算和算术运算!
2019-12-21 19:37:48 256KB 算术运算 逻辑运算
1
利用verilog来实现四位数码管0到9的循环计数
2019-12-21 19:36:42 375KB verilog 数码管 计数
1
一个用Verilog语言编写的四位超前进位全加器,附带激励模块
2019-12-21 18:58:23 4KB verilog
1
于对付FUN49加密的4位密码直读软件终于问世了。区别于早期的先删除程序开端AR1001,然后再重新写入,以达到读出密码的假直读方式。菜鸟信以为真,以为是直读,但是高手都知道其实还是用了密码删除法,先删除掉程序的开端,然后读出密码,而后再重新写入。这样做确实可以读到密码,但是一个巨大的风险来了,就是要删除程序开端,删除版能安全吗? 大家注意区分真直读和假直读,真直读是在plc的运行状态就可以直接迅速的读出密码来,无需停机,假直读呢是要求你必须在编程状态或者监控状态才可以读密码,这就是假直读,改变状态的原因是他要删除你的程序的开端,然而在运行状态是删除不了的,所以假直读说白了还是密码删除版的变种。辨别真直读假直读的方法就是把CQM1系列PLC的DIP开关1置ON,CPM1系列PLC的DM6602第0位置1,使其具有写保护功能,看看是否还能读出密码来,不能读就是假直读,删除版的,能读就是真直读。 本坛又一力作,经过几天的努力终于制作了这个真正的在运行状态下直读密码,无需停机,又安全快捷的解密软件。不但可以破解AR1001加密,还可以破解AR1002程序段加密,此软件可解CQM1H C200H,C200HS, C1000H, C2000H, CPM1, CPM2*-S*, CQM1、CPM1A、CPM2A等系列,可解C系列四位密码,瞬间显示密码,关键词:直读版,非穷举法解密,速度快 注:有哪位网友测试不成功的,或者有什么问题的,可以联系我给你远程调试,保证上述型号都可以运行直读。加我QQ:596181637,基本24小时在线。
2019-12-21 18:52:30 91KB 欧姆龙 PLC 解密软件 CQM1H
1
一. 实验目的 1.了解ALU的功能和使用方法 2.认识和掌握超前进位的设计方法 3.认识和掌握ALU的逻辑电路组成 4.认识和掌握ALU的设计方法 二. 实验原理 从结构原理图上可推知,本实验中的ALU运算逻辑单元由4个一位的ALU运算逻辑单元组成。每位的ALU电路由全加器和函数发生器组成。事实上,是在全加器的基础上,对全加器功能的扩展来实现符合要求的多种算术/逻辑运算的功能。为了实验多种功能的运算,An、Bn数据是不能直接与全加器相连接的,它们受到功能变量F3—F1的制约,由此,可由An、Bn数据和功能变量Xn 、Yn,然后,再将Xn 、Yn和下一位进位Cn-1通过全加器进行全加运算以实现所需的运算功能。C0为最低位的进位输入端,C4为最高位ideas进位输入端,Sn为运算结果。一位算/逻辑运算单元的逻辑表达式如下
1