在 logisim 中打开实验资料包中的 data.circ 文件，在对应电路中完成海明校验编码电路。输入输出引脚定义如图所示。输入：1616位原始数据；输出：2222位校验码（1616位数据位+55位校验位+11位总校验位），注意输入1616位原始数据的每一位都已经通过分线器利用隧道标签引出，可以直接复制到绘图区使用。
2021-06-02 13:06:01
514KB
1
单周期CPU设计全过程：
组成原理实验课，包含十六条指令实现，完整的代码以及详细的实验报告，是本人实验课的作业。用verilog HDL语言或者VHDL语言来编写，实现单周期CPU的设计。
用Verilog HDL语言编写MIPS32单周期CPU程序
（1）理解MIPS常用的指令系统并掌握单周期CPU的工作原理与逻辑功能实现。
（2）通过对单周期CPU的运行状况进行观察和分析，进一步加深理解。
2021-05-29 16:52:38
2.37MB
1
华科计算机组成原理实验实验文件，用logism实现原码一位乘法，包含计数器、分线器、比较器、隧道等器件的使用。实验结果正确
2021-05-27 19:47:40
582KB
1
完成具有简单功能的CPU,主要进行的运算指令有加法、自加1、减法、自减1、与、或、取反、算术左移一位的功能。还有转移指令，包括JMP、JNC、JNZ。还包括存储功能，包括MVRD、LDR、STR、和NOP。
2021-05-22 16:58:31
116KB
1
基本电路实验，时序电路实验 ，FPGA开发板及基本操作 ，算术逻辑单元（ALU）的设计与实现 ，存储器实验， 数据通路实验
2021-05-22 13:07:41
4.89MB
1
脱机寄存器堆实验：实验步骤
第 1 组：置寄存器 R0=0FH、寄存器R1=F0H、寄存器R2=55H、寄存器R3=AAH。
写寄存器堆RF，置寄存器 R0=0FH、寄存器R1=F0H、寄存器 R2=55H、寄存器R3=AAH。 置“控制转换”开关拨到最中间位置既“独立”指示灯亮、DP=X、SWC=1、SWB=0、SWA=0。按复位按键 CLR，使TEC-8 实验系统处于初始状态。
2021-05-19 19:25:49
4.94MB
1
这是我个人写的华中科技大学计算机组成原理实验谭志虎版的运算器设计的电路图连接。这是在logism软件中连接的。
2021-05-15 14:40:08
533KB
1