基于VHDL语言的12、24小时数字时钟设计，完整的程序，下载即可用。

带有完整汇编语言程序及程序流程图，电路设计有八位数字显示，显示时分秒，具有加一减一按键来设定时间，蜂鸣器具有整点报时功能，主控芯片为AT89S52

基于Proteus的数字时钟设计与仿真

本设计是基于cyclone II驱动LCD1602的电子时钟设计，本设计经验证可用，修改初始化时间后即可正常的运行时钟。该代码是最基础的实现方式，非常适合初学FPGA的同学们学习，这也是我在学习途中自己编写的一些应用代码，如果有不懂的地方或者觉得不恰当的地方，欢迎大家联系我，互相探讨，分数稍微有点高，但是你绝对值得拥有。该显示方式为“21:19:21”的方式，在时间运行到“24:00:00”时的地方稍微有点缺陷，不能自动跳0，不过这也算是给大家修改的空间，可以自我提高。

这是一个数字时钟设计的原始模型文件，可以直接下载并用multisim打开。

数电课设，用VHDL做的数字时钟，开发板芯片型号为Altera 的 EP4CE6F17C8，时钟具有整点报时，数码管显示，设定时间，转换计时机制，复位的功能，有详细注释，编译器版本为Quartus II 18.0

使用qurtusII 9.1设计并下载到SmartSOPC实验系统中。 本实验利用QuartusII软件，结合所学的数字电路的知识,采用自顶向下的分析方法。首先分析了多功能数字钟的设计要求、所需实现的功能，然后分析了实现每个功能所需要的基础模块，最后进一步分析了各种基础模块。在具体设计时，采用的是自底向上的设计方法。首先设计各种基础模块，然后设计各种功能模块，最后进行综合设计。本次设计除了实现基本的时钟电路外，还实现了整点报时、闹钟、日期、星期、秒表等多种功能： 1． 设计一个具有校时、校分，清零，保持和整点报时等功能的数字钟。基于QuartusⅡ软件或其他EDA软件完成电路设计。 2． 对该电路系统采用层次化的方法进行设计,要求设计层次清晰、合理。 3． 完成顶层电路原理图的设计，编写相应功能模块的HDL设计程序。 4． 对该电路系统进行功能仿真。 5． 根据EDA实验开发系统上的FPGA芯片进行适配，生成配置文件或JEDEC文件。 6． 将配置文件或JEDEC文件下载到EDA实验开发系统。 7． 在EDA实验开发系统上调试、验证电路功能。

STM32+RTC实时时钟设计，整个工程已测试，现在正在项目上用。

基于S3C2410的实时时钟设计，完整的论文。

课题研究目的： 主要内容： 利用单片机，时钟芯片，显示器，蜂鸣器，按键设计一款数字时钟，通过单片机烧入的程序实现以下功能： 1、能够显示年、月、日、星期、时、分、秒，并能够随时校准时间； 2、能够整点报时； 3、具有闹钟功能； 4、能够在闹钟和时钟之间进行切换； 在实现数字时钟功能的基础上，了解所选芯片功能、工作原理，对实物调试，会绘制系统框图。 从而培养综合运用所学的基础知识、基本技能进行分析和解决实际问题的能力、 利用单片机进行应用系统开发的能力，掌握单片机各个引脚接口设计。