设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。

在某FPGA系统中，对电源系统进行调试，在同样的测试条件下，发现其中有一块板相对其它的板功耗总偏大，进而对其进行调试分析。

通过ov5640拍摄图像，存储与sdram，再从sdram种读取并显示

本文主要是针对一些常用的开发工具，如单片机、ARM、FPGA嵌入式的特点及区别的详细解析。

本文主要是针对一些常用的开发工具，如单片机、ARM、FPGA嵌入式的特点进行的详细解析。

绍了FPGA调试过程中遇到的一些基本问题的介绍，和一些问题的解决办法

现在TFT的价格更是日趋下降，应用范围出现了前所未有的变化，可以适用于医疗、电梯、数控机床、汽车电子、消费类电子等行业。

modelsim使用教程，modelsim使用教程，modelsim使用教程，modelsim使用教程，

文章设计了一种基于FPGA的瓦斯浓度模糊控制系统,详细介绍了模糊控制算法以及该系统模糊控制规则的建立,并利用FPGA实现了模糊系统的控制,相对于传统的控制手段,该系统具有控制精度高、滞后性小的优点。

使用verilog语言，通过FPGA控制AT24C02C EEPROM，硬件上需要注意，根据硬件连接芯片的A2 A1 A0 电平，编写Device Address字节内容，本设计使用的是A2=0,A1=0,A0=1; 由两个小模块和一个顶层模块组成： iic.v 是iic通讯子模块，可以实现特定地址的读写功能。一次读写一个字节。 iic_ctrl.v 是上层的应用子模块，主要是使用vio控制8个字节接口，使能后配置写入到编辑好的8个地址中。(地址可以在模块里修改 范围为0xx0~0xFF,共256byte)上电时rst_置1后，从eeprom中读取这8个字节的数据。用于配置一些其他功能模块之类。可以根据使用情景自行修改。可以自己加ila看一下相关的时序控制。 TOP.v是顶层模块，外接线路只有rst复位，sys_clk系统时钟，I2C_SDA 数据线iic的，I2C_SCL 时钟线iic的。自己生成工程的时候记得添加vio作为控制输入看一下。 祝开发顺利~稍后会简单整理一下开发心得，调试过程中的注意事项。