请删除第一行空行！ 请删除第一行空行！ 请删除第一行空行！

logisim全相联cache设计.txt

华中科技大学数字电路实验，包括：第四次实验：无符号数的除法器设计；第五次实验：多功能电子钟系统设计；第六次实验：斐波那契(Fibonacci)数列计算器设计

华中科技大学计算机组成原理实验，单总线CPU设计(现代时序)(HUST)，logisim，educoder，educoder可以过关 ，有问题私聊

华中科技大学计算机学院计算机组成原理实验运算器实验第二关代码，没有实验报告，只有代码。4位先行进位74182实验，eductor上提交。

利用封装好的运算器，以及RAM模块，寄存器模块，计数器等logisim模块构建一个自动运算电路，该电路由时钟驱动，可自动完成RAM模块（32*16位）0-15号单元的累加，并将累加的中间结果回存到同一RAM模块16-31号单元。 主电路最上面一行请将所有关键点的值用探测和隧道方式结合引出，用10进制方式显示，便于检查，运算器结果直接用16进制数码管显示

此文件是计算机硬件系统设计中的单周期MIPS CPU设计，完成了8种指令的设计，实现了降序排列的功能。

NEFU2020.6.29计算机组成原理实验logisim文件，仅供参考，参考，参考 一、 实验目的 理解并掌握存储器的读、写操作过程 理解存储操作中锁存脉冲的作用 掌握存储操作中时序电路的作用 实验内容 学会对MAR寄存器的使用，并读出数据到MDR寄存器 学会存储器的写入数据操作，并能选中相应地址单元，把MDR寄存器数据写入到存储器中 掌握存储器数据端口的双向控制模式 学会设计时序电路，并利用相应的时序电路，控制存储器的读、写操作

NEFU2020.6.5计算机组成原理实验logisim文件，仅供参考，参考，参考 实验目的 掌握模拟过程中算术、逻辑运算单元的控制方法 理解寄存器组中寄存器数据输出的方法 实验内容 有8种运算，通过S2，S1，S0 来选择，具体功能见下表： S2 S1 S0 功能 0 0 0 A+W 加 0 0 1 A-W 减 0 1 0 A|W 或 0 1 1 A＆W 与 1 0 0 A+W+C 带进位加 1 0 1 A-W-C 带进位减 1 1 0 ~A A取反 1 1 1 A 输出A 设计对应的运算功能模块，考虑是否有复用的模块，如果复用，功能模块的数据通路如何设计 学会寄存器组中寄存器数据输出的通路设计

logisim：MIPS运算器设计.txt