MIPS-Logisim 作者Jagdeep Singh和Muhammed Shafiq 在多周期、单周期和 5 级流水线中模拟 MIP 指令指令必须以十六进制给出并转换为小端 Aside 可用于将 MIPS 转换为十六进制然后转移到小端 Aside 可在找到 像 add $1, $1, $1 这样的 mips 指令将以 20082100 的十六进制形式出现,并且必须放入一个文本文件并作为 00210820 加载到指令存储器中 使用旁白 1) 只需输入想要的指令并确保 CPU 设置为 MIPS 2) 在 CPU 旁边的工具栏中点击 assemble (黑色按钮) 2) 使用文本编辑器打开 .obj 文件以读取 HEX 指令 加载指令 只需右键单击指令ROM(通常是最左边的ROM) 点击加载并选择说明文件
2024-12-03 12:43:48 85KB
1
一位全加器、八位串行可控加减法器。circ文件,下载后直接用logisim打开即可。只实现了一位全加器、八位串行可控加减法器,其他部分没有实现。
2024-11-07 17:15:58 395KB 计算机组成原理 logisim画CPU
1
Logisim 头歌8位可控加减法电路设计图解及代码(计算机组成原理)资源免费提供!!!!!​​ 实验目的 帮助学生掌握一位全加器的实现逻辑,掌握多位可控加减法电路的实现逻辑,熟悉 Logisim 平台基本功能,能在 logisim 中实现多位可控加减法电路。 实验内容 在 Logisim 模拟器中打开 alu.circ 文件,在对应子电路中利用已经封装好的全加器设计8位串行可控加减法电路,其电路引脚定义如图所示,用户可以直接使用在电路中使用对应的隧道标签,其中 X,Y 为两输入数,Sub 为加减控制信号,S 为运算结果输出,Cout 为进位输出,OF 为有符号运算溢出位。 实验步骤 处理减法运算,连接电路图。 探求溢出判断的方法。 由2中得到的方法连接电路图。 在实验平台上进行测试。 通过异或门给到,为0是加法过程,为1是减法过程!!! 最后,就十分顺利的通过了这一个实验!!!!!!!!!!
2024-09-24 00:44:20 618KB
1
74161,七段字形译码器均为自制 (1)二十四/十二制小时、分、秒计时。采用七段数码管显示,由七段字形译码器驱动; (2)小时、分钟可以校正(顺时针校正); (3)使用小时及分钟完成定时闹钟功能,到达指定时间几时几分后,led灯闪烁1分。 (4)时分秒显示、小时制式选择、校正按钮、闹铃设置及led灯要设计在主电路图中。
2024-07-06 16:23:27 428KB logisim 数字电路
单周期MIPS设计,logisim平台,9条指令,外加详细版实验报告,同时还有指令测试集。利用 Logisim 平台构建的运算器、寄存器文件、存储系统等部件,以及其它功能部件,构建 一个 32 位 MIPS CPU 单周期处理器。要求支持 9 条 MIPS 核心指令,包括运算类指令 ADD、 SUBI、AND、ORI、SLT,访存指令 LW、SW,分支指令 BEQ、J。 1.程序实现了ADADD、ADDI、AND、ORI、SLT,访存指令 LW、SW,分支指令 BEQ、J这九条核心指令,同时也实现了OR指令和BNE指令。 2、对于九条指令的测试结果都达到预期 3、对于给出的排序程序也能给出相应的正确结果。 该MIPS设计思路清晰,实验报告中给出了详细的实验思路及步骤,通俗易懂。
2024-06-19 12:29:44 2.19MB logisim 单周期MIPS 计算机原理
1
使用 Logisim 来创建一个16-位单时钟周期 CPU。 制作一个寄存器组(也称寄存器文件)模块(组件)。 制作一个 ALU,该 ALU 暂时可以仅实现 ADD,SUB,AND,OR 四种运算 制作一个下一条指令的逻辑,即 PC(程序计数寄存器)的逻辑 CPU 包括以下器件: 1)寄存器文件 2)PC 寄存器及每时钟周期 PC+1 的逻辑(需要认真阅读一下后面的说明) 3)ALU 4)指令内存(为了简单,建议你使用系统提供的 ROM,而不是 RAM)
2024-06-07 09:00:45 19KB 计算机组成原理 logisim mips cpu
1
头哥-计算机组成原理实验实验一-logisim:4位快速加法器,circ文件,可以用logisim打开,也可用记事本打开。
2024-06-05 11:06:34 639KB logisim 计组实验
1
和beq皆为1时,PC <= PC + 4 + (imm32<<2)否则,PC <= PC +43输出指令根据PC的值,取出IM中的指令GRF端口说明表3-GR
2024-05-28 10:24:56 174KB doc文档
1
免费下载,请自取,文件用txt打开! 实验目的 帮助学生掌握快速加法器中先行进位的原理,能利用相关知识设计4位先行进位电路,并利用设计的4位先行进位电路构造4位快速加法器,能分析对应电路的时间延迟。 需要注意的是不同教材上传递函数P略有差异,部分教材传递函数P是逻辑或关系,本实验采用的是异或逻辑。 实验内容 在 Logisim 中打开 alu.circ 文件,按照图中定义的输入输出引脚,在对应子电路中实现可级联的4位先行进位电路。其中 Gi,Pi 为进位生成函数和传递函数,Cin 为进位输入,C1~C4 为进位输出,G,P 为成组进位生成函数和成组进位传递函数。 电路测试 完成实验后,利用文本编辑工具打开 alu.circ 文件,将所有文字信息复制粘贴到 Educoder 平台的 alu.circ 文件中,再点击评测按钮即可进行本关测试。平台会对你设计的电路进行自动测试,为方便测试,请勿修改子电路封装,注意PGinput应该是GPinput。。 具体就是这样,加油加油加油加油,点个赞吧,让我白嫖个赞,谢谢谢谢谢谢
2024-05-23 12:08:43 630KB html
1
压缩包里有 1,四位快速运算器 2,八位快速运算器 3,十六位快速运算器 4,三十二位快速运算器 5,MIPS运算器设计 6,MIPS寄存器设计 7,原码一位乘法器
2024-05-07 11:09:00 602KB 计组实验 logisim MIPS
1