文件为本人原创设计，欢迎共同学习分享。logisim平台下实现的单周期处理器，能够完美实现基本指令操作，内含7段数码管设计，操作方便直观。
1.处理器应支持的指令集MIPS-Lite：addu，subu，ori，lw，sw，beq，lui，j。
a)addu，subu可以不支持实现溢出。
2.处理器为单周期设计。
2021-05-22 16:20:57
335KB
1
MIPS指令译码器设计
2 定长指令周期---时序发生器FSM设计
3 定长指令周期---时序发生器输出函数设计
4 硬布线控制器组合逻辑单元
5 定长指令周期---硬布线控制器设计
6 定长指令周期---单总线CPU设
2021-05-22 15:44:30
538KB
1
基本电路实验，时序电路实验 ，FPGA开发板及基本操作 ，算术逻辑单元（ALU）的设计与实现 ，存储器实验， 数据通路实验
2021-05-22 13:07:41
4.89MB
1
本资源包含了基于logisim软件的8位模型计算机的.circ设计源文件，一共有几个逻辑单元：包括ALU、加减器、Control单元、CPU、时序发生器、循环累加器、取指令单元、寄存器等。下载即可使用logisim打开，欢迎下载参考学习
2021-05-15 11:16:17
17KB
1
计算机组成原理实验一：设计LED计数电路、设计5输入的16进数据编码器、设计7段数码管显示驱动电路、综合以上3个电路完成相应需求。
2021-05-14 23:09:04
38KB
1
计算机组成原理存储器实验，包含MIPS RAM、MIPS 寄存器文件、Cache硬件设计（直接相联，全相联，组相联）
2021-05-14 15:48:49
1.25MB
1
1 8位可控加减法电路设计
2 CLA182四位先行进位电路设计
3 4位快速加法器设计
4 16位快速加法器设计
5 32位快速加法器设计
6 5位无符号阵列乘法器设计
7 6位有符号补码阵列乘法器
8 乘法流水线设计
9 原码一位乘法器设计
10 补码一位乘法器设计
11 MIPS运算器设计
2021-05-13 18:02:33
722KB
1
单总线CPU设计(定长指令周期3级时序)(HUST)1 MIPS指令译码器设计2 定长指令周期---时序发生器FSM设计3 定长指令周期---时序发生器输出函数设计4 硬布线控制器组合逻辑单元5 定长指令周期---硬布线控制器设计6 定长指令周期---单总线CPU设计
2021-05-13 11:40:54
33KB
1