前期准备: 1) 接上usb-blaster到开发板中间的JTAG接口,另一个接口接上电脑USB,然后接上电源设配器,为开发板通电。如果驱动安装成功则进行下个步骤,如果驱动没有安装成功则按照‘USB下载线驱动安装指南.doc’为usb-blaster安装驱动。驱动安装成功则开始按照实验要求进行系统设计。 2) 本次实验所使用开发板芯片信号为cyclone 系列的EP2C8Q208C8N 3) 下载的步骤见附录。
2022-10-29 20:21:27 17KB VHDL
1
抢答器的VHDL语言,可以实现四路的抢答。
2022-10-29 15:23:23 197KB 抢答器
1
 文中详细介绍了QPSK技术的工作原理和QPSK调制、解调的系统设计方案,并通过VHDL语言编写调制解调程序和QuartusII软件建模对程序进行仿真,通过引脚锁定,下载程序到FPGA芯片EP1K30TC144-3中验证。软件仿真和硬件验证结果表明了该设计的正确性和可行性,由于采用FPGA芯片,减小了硬件设计的复杂性,该设计具有便于移植维护和升级的特点。
2022-10-26 08:02:04 934KB  VHDL; QPSK; FPGA; QuartusII
1
VHDL编写的计算器用VHDL编写的计算器
2022-10-25 21:03:30 22KB 用VHDL编写的计算器
1
ADS1278 8通道ADC数据采集程序,AD采样深度24bit,保留16bit输出。状态机编写。
2022-10-24 17:14:01 1006B 24bit_ad 8通道adc adc_vhdl ads1278_vhdl
1
介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
1
北邮数字电路实验报告——交通灯控制器(VHDL)(最全的).pdf北邮数字电路实验报告——交通灯控制器(VHDL)(最全的).pdf
2022-10-22 13:53:44 1.66MB 互联网
1
数字逻辑课程设计,4层电梯,VHDL编写
2022-10-22 11:28:11 84KB VHDL 课设 4层电梯
1
潘松、黄继业的《EDA技术与VHDL》(第2版)完整PPT:第1章 概述;第2章PLD硬件特性与编程技术;第3章VHDL基础;第4章 Quartus使用方法;第5章 VHDL状态机;第6章 16位CISC CPU设计;第7章 VHDL语句;第8章 VHDL结构;第9章 DSP Builder设计初步;第10章 DSP Builder设计深入。各章节内容完整,我自己按照这个学习了一遍。
2022-10-21 16:47:50 11.52MB 潘松、EDA、VHDL、PPT
1