DigitalPLL.rar_FPGA鉴相器_digital pll_环路滤波 vhdl_锁相 VHDL_锁相环 VHDL

上传者: 42660494 | 上传时间: 2022-10-24 17:06:26 | 文件大小: 422KB | 文件类型: RAR
介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。

文件下载

资源详情

[{"title":"( 2 个子文件 422KB ) DigitalPLL.rar_FPGA鉴相器_digital pll_环路滤波 vhdl_锁相 VHDL_锁相环 VHDL","children":[{"title":"www.pudn.com.txt <span style='color:#111;'> 218B </span>","children":null,"spread":false},{"title":"基于FPGA的数字锁相环的设计.caj <span style='color:#111;'> 476.16KB </span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明