搜索【FPGA、Verilog】的结果

基于FPGA Verilog的并行乘法器设计

Verilog 串行流水线式DSP乘法器设计，代码通过仿真以及下板调试，从输入到输出只用了三个时钟周期

2021-11-11 23:10:33 2KB Verilog FPGA DSP

1

FPGA延迟单元

用使用Distribute RAM实现.节省资源，位宽和延迟周期可通过参数设置。

2021-11-11 00:16:39 781B FPGA Verilog 资源优化

1

FPGA实现的伪随机序列码发生器

一个用verilog写的伪随机发生器~~供大家参考~~

2021-11-10 19:26:29 1.2MB FPGA Verilog 伪随机序列

1

用 case 语句写出比较电路：推出一个 2 位较大数判断电路的真值表

请思考如何用 case 语句写出比较电路：推出一个 2 位较大数判断电路的真值表用 case 语句编写判断电路 1、给出程序 2、给出仿真程序 3、给出 RTL 图 4、给出仿真结果

2021-11-10 18:45:25 207KB FPGA Verilog HDL

1

基于FPGA的四人智力抢答器，代码

倒计时20s 按键消抖模块

2021-11-09 18:09:50 5KB fpga Verilog

1

FPGA开发部分IP核例化详解

常用的存储器IP核（ROM,RAM,FIFO）,分频器IP核，加减法IP核，基础的TestBench编写 pll pll_inst( .areset(rst), //低电平复位 .inclk0(clk_in), //输入始终频率 .c0(clk_out), //分频后输出的时钟 .locked(locked)); //areset和locked可以省略不用

2021-11-09 15:07:35 18KB FPGA Verilog IP核

1

基于FPGA实现串口通信的Verilog开发

工程是基于Libero开发平台上实现的Verilog串口收发通信功能，可移植性高

2021-11-08 23:11:06 290KB 串口 FPGA Verilog 串口收发实现

1

基于FPGA的数字频率计

# DigitalFrequencyMeter 基于 FPGA 的数字频率计大三上课程设计。参考2015年全国大学生电子设计竞赛试题。

2021-11-08 19:26:49 7KB fpga verilog 课设 频率计

1

EEPROM AT25160B驱动代码.rar

该代码完成存储器的数据存储和读取功能，该芯片是一款Atmel的SPI接口的EEPROM存储芯片。 (The code completes the memory data storage and reading function, the chip is a Atmel SPI interface EEPROM memory chip.)

2021-11-07 18:05:02 7KB AT25160B FPGA Verilog 驱动

1

[FPGA]Verilog源码+实验报告 Basys2开发板制作电子骰子数电大作业适用

哈尔滨工业大学的数电大作业 [FPGA]Verilog源码+实验报告 Basys2开发板制作电子骰子数电大作业适用

2021-11-02 17:01:36 184KB 数电 Verilog FPGA Basys2

个人信息

热门下载

最新下载

其他资源