以4511为核心,Protues8 做相对应的仿真,设计八路数显抢答器。 1.抢答器可以根据抢答情况,显示优先抢答者的号数,同时蜂鸣器发声,表示抢答成功。抢答器由抢答,编码,优先,锁存,数显及复位电路组成; 2.该抢答器电路可同时进行八路优先抢答。按键按下后,蜂鸣器发声,同时(数码管)显示优先抢答者的号数,抢答成功后,再按按键,显示不会改变,除非按复位键。复位后,显示清零,可继续抢答。S1~S8 为抢答键;S9 为复位键;CD4511 是一块含BCD—7 段锁存/译码/驱动电路于一体的集成电路。
2021-06-29 15:56:18 57KB 电子设计
1
一个PROTUES仿真的程序,有非常详细的注解,提供给初学者,我从网上下载来的,真的不错。
2021-06-29 13:43:31 54KB PROTUES 仿真 有源程序 单片机
1
纯数字电路8路抢答器, 按下开始,蜂鸣器发出声音,八人抢答开始 一次只有一人可以抢答chengg
2021-06-29 09:29:48 116KB DSN
1
preteus仿真 源代码 c语言编写的源程序 本人diy过 验证可行
2021-06-28 17:10:27 71KB 单片机 preteus仿真 四路抢答器
1
昆仑通态的嵌入组态软件实现四路抢答器。功能:主持人按下出题按钮后10秒内抢答有效,未按下出题按钮的抢答行为一律视为犯规;十秒内无人抢答则此题作废。要求有抢答成功统计、犯规统计以及最终得分统计;选手成功抢答后,身前的绿灯亮起(若犯规则为黄灯),数码管显示区域显示时间和选手的号码,同时出现响应该行为的文字提示。回答结束后,主持人可判断答案的正误,系统自动统计得分。要求存在回合结束按钮以结束当前回合,存在复位按钮以便进行其他场次的比赛。
2021-06-28 11:33:42 352KB MCGS
1
概述 抢答器是一种应用非常广泛的设备,在各种竞赛、抢答场合中,它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器只由几个三极管、可控硅、发光管等组成,能通过发光管的指示辩认出选手号码。现在大多数抢答器均使用单片机(如MCS-51型)和数字集成电路,并增加了许多新功能,如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能 本次课设设计的电路选用优先编码器 74LS148 、锁存器 74LS373 、74LS48译码和一个7段数码管组成抢答显示电路;定时显示主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、和2个4段数码管即相关电路组成;由555定时器和三极管构成的报警电路。接通电源后,主持人将开关拨到"清零"状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置;开始"状态,宣布"开始"抢答器工作。选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
2021-06-28 09:26:31 182KB 数字电子技术 八路 抢答器 课程设计
1
Multisim做的八路抢答器仿真电路,可以用于课程设计和毕业设计。
2021-06-27 22:42:11 352KB Multisim
1
设计201405292100八路抢答器.ms10
2021-06-26 14:01:20 297KB 数电
1
数电课程设计可用 给定元件 74LS148 74LS147 74LS373 74LS48 74LS30 74LS00 共阴极数码管 比电路图jpg强
2021-06-26 09:04:00 756KB 数电
1
本资料归于网络整理,仅供参考学习用。如有侵权,请联系删除!! qq:1391074994 1. 资料都是有论文和程序的,程序大部分是quartus的工程,有几个是ise或者vivado的工程,代码文件就是里面的V文件。 2. 我收集的每个小项目都会开源出来,欢迎关注我的博客并下载学习。 3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了,太多了!!40多个小项目。(一个包里面只有一个小项目哈) 4. 有的项目可能会有多个程序,因为用的代码有点差异,比如密码锁,就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别: 5. 报告的话博客专栏里面只是展示了一小部分。链接:https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482 技术要求 1.在所选择器件内完成八路抢答器的设计,要求设计完成后芯片具有抢答器的全部功能、包括显示和操作接口。 2.抢答器要求有八路抢答输入,抢答逻辑设计合理(具有抢答锁定),抢答编号显示,抢答成功指示,抢答完成后状态复位。 3.在相应的器件平台上完成设计的输入、编译、综合或适配通过。
2021-06-26 09:02:37 2.05MB fpga
1