(4) 编三进制费诺码； (5) 计算三进制费诺码的平均码长和编码效率； 解： (1) symbolbit xpxpXH i ii /984.1 log 128 1 128log 128 1 64log 64 1 32log 32 1 16log 16 1 8log 8 1 4log 4 1 2log 2 1 )(log)()( 2222222 8 1 2 = ×+×+×+×+×+×+×+×= −= ∑ = (2) 二进制香农码： xi p(xi) pa(xi) ki 码字 x1 0.5 0 1 0 x2 0.25 0.5 2 10 x3 0.125 0.75 3 110 x4 0.0625 0.875 4 1110 x5 0.03125 0.9375 5 11110 x6 0.015625 0.96875 6 111110 x7 0.0078125 0.984375 7 1111110 x8 0.0078125 0.9921875 7 1111111 二进制费诺码： xi p(xi) 编码 码字 ki x1 0.5 0 0 1 x2 0.25 0 10 2 x3 0.125 0 110 3 x4 0.0625 0 1110 4 x5 0.03125 0 11110 5 x6 0.015625 0 111110 6 x7 0.0078125 0 1111110 7 x8 0.0078125 1 1 1 1 1 1 1 1111111 7 (3) 香农编码效率： %100 984.1 984.1)()( 984.1 7 128 1 7 128 1 6 64 1 5 32 1 4 16 1 3 8 1 2 4 1 1 2 1 )( ==== = ×+×+×+×+×+×+×+×==∑ K XH R XH xpkK i ii η

这是一个简单的程序，可以将16进制转换成二进制的程序。

小巧实用的二、八、十、十六进制转换器，附源码

16进制转字符串

用74LS161置数法制24进制计数器-Multisim仿真

实现将unsigned char数组转成string型，用16进制显示。

16 转10进制16 转10进制16 转10进制16 转10进制

60进制计数器，74LS门电路，自动脉冲，包含555自动脉冲设计。

《Verilog HDL数字系统设计入门》计数器数码显示_产生100进制计数器并用数码管显示出来(（hang_gong_da）)

4/7进制转换的课程设计 设计思想： 设计一个4/7进制计数器，用开关切换电路使用哪种进制。 a.当电路实现四进制计数器功能时：数码管显示数字0、1、3，当数到4（即0100）的时候采用置0000法使电路从0开始重新计数。 b.当电路实现七进制计数器功能时：显示数字0到6，当数到7（即0111）的时候采用置0000法使电路从0开始重新计数。 c.将可逆计数器输出的二进制码通过译码器转化为十进制码，再通过数码管显示出来。