介绍了一种基于cordic算法的no除法器no开方no乘法的在FPGA上实现的QR分解方法。挺有意思。
2020-01-03 11:34:45 265KB QR分解
1
计算机组成原理,定点原码一位除法器的设计。报告中
1
Verilog利用IP核实现定点转浮点运算,quartus直接调用ip,内附有modulesim仿真测试模块,testbench文件和仿真波形
2019-12-24 03:33:00 3.12MB Verilog IP核
1
定点补码一位乘法器的设计 计算机组成原理课程设计 可硬件下载
1
matlab实现十进制到二进制定点有符号补码小数的转换,其中定点小数的整数部分位长和小数部分位长可以自己指定,输出的最高位表示符号位(0为整数,1为负数),补码表示
2019-12-21 22:16:03 683B matlab 十进制 二进制 有符号
1
C#+VS2017编写,完整项目,打开即用。包括前方交会和后方交会,可视化界面,表格存放数据。
2019-12-21 22:15:37 218KB 前方交会 后方交会 交会定点 C#
1
计算机组成原理课程设计 加减交替法定点原码一位除法器
1
2400bps MELP语音编解码器 定点算法C语言源程序 可以在PC上执行
2019-12-21 22:05:29 162KB MELP 2400 语音编解码
1
《TMS320C6655 和 TMS320C6657 定点及浮点数字信号处理器》中文手册
2019-12-21 20:52:13 28.64MB DSP
1
Fixed-Point to Fixed-Point Conversion,还有一个PPT,部分内容是浮点和定点的转化。
2019-12-21 20:51:05 2.11MB 定点化
1