用Verilog语言编写的对m序列进行汉明码编译码的程序。具体实现为产生m序列后对其进行(7,4)汉明码编码并加错，然后将其纠错译码并输出，详细过程见仿真。
2019-12-21 21:00:54
301KB
1
数字电路实验自己选的大作业
基本功能：
数码管显示当前余额
投入五角的硬币和一元的硬币
有三种饮料：可乐2元，茶3元，牛奶3.5元，每种饮料初始存货有限，共有5瓶。并且能用LED灯看出饮料的存货剩余。当没有存货时，当前饮料对应的灯灭。
当购买相应饮料时，数码管显示购买后的余额。
当饮料存货不足但仍点击购买时，数码管闪烁“FFF.F”2秒左右，不再购买点击确定键可以看到当前余额。
当余额不足时：数码管闪烁当前饮料的价格2秒左右，不再购买点击确定键可以看到当前余额。
找零功能：找零时，先显示当前余额，再次点击数码管显示余额为0；
2019-12-21 20:54:03
680KB
1
设计一个完整的DDS波形发生器模块，可实现频率、相位可调，三种波形。
(1) 模式控制：正弦波／三角波／矩形波
(2) 频率控制：直接设置频率值
(3) ROM表地址长度2^8=256、数据位宽10位
(4) 分辨率优于1Hz
2019-12-21 20:54:03
668KB
1
实现的功能：
1.设计一个十秒的倒计时计时器用于选手看题准备并且设计一个60秒的倒计时用于答题。
2.设计电路实现三人抢答。
3.实现用LCD1602显示当前比赛进行的状态。各个状态如下：
（1）抢答前显示开始抢答和该问题为第几个问题（共有5题）：“Begin！”“Question-x”。
（2）若在十秒的该抢答时间内无人抢答，显示失败，下一题。“Fail to quiz!“”Next！“。
（3）抢答后显示抢答选手姓名，如：“Respondent”“Zhangsan”。
（4）选手抢到题后该选手指示灯亮，回答完毕或回答时间到熄灭。
（5）若选手在六十秒的回答时间内未完成回答则显示失败。“Failure！“若在有效的十秒内回答完毕则由裁判对回答的正误判断分别显示“Congratulation！+10““Failure！“。如此反复，共进行五次。
（6）当完成竞赛总数（共5题）题目时，显示竞赛结束。“End of the quiz!”
4.设计计分器对选手的得分进行及时的显示。（答对一题得一分，答错或回答超时扣一分）
2019-12-21 20:52:10
1.64MB
1
设计一个基于开发板的通信系统，要求在给定的开发板DE10-Lite上，完成以下任务：
1） 完成数模转换、四进制调制解调（fsk）；
2） 载波是正弦波，频率硬件可调。
2019-12-21 20:50:44
9.81MB
1
基于Verilog的低功耗矩阵键盘扫描设计，电路处于低功耗模式，在检测到有按键按下时，开始正常工作并扫描按键，判断是哪个按键被按下，得出键值后再次进入低功耗模式。
2019-12-21 20:40:06
3KB
1