Xilinx官方UART的IP文档
2021-02-03 23:47:33 572KB fpga uart
1
博客配套工程源码 https://blog.csdn.net/botao_li/article/details/85630090
2021-01-19 00:25:07 40.7MB zcu102 zynq axi_lite vivado
1
基于AMBA AXI总线的Crossbar互联设计与实现,梁达成,唐广,为了解决高性能SOC模块间互联的瓶颈,本文设计了基于AMBA3.0 AXI协议的Crossbar结构和互联总线,该总线通过异步FIFO进行异步数据传输,在�
2020-03-04 03:14:56 643KB 电路与系统
1
AXI-full总线主从仿真源码+时序图.可以直接加入vivado进行仿真、测试
2020-01-28 03:08:47 17KB AXI-full
1
此文档对AXI总线协议进行了系统的详解,有急需的同学可以下载看看!
2020-01-04 03:15:28 1.83MB AXI总线端口
1
基于AXI Stream端口的视频流说明文档,中文版的,很详细,前期调试碰到了很多问题,看了这个对设计很大帮助,英文版的实在费解。
2020-01-03 11:39:47 434KB AXI st 视频流
1
本论文来自台湾交通大学,描述AXI总线协议的硬件实现,对于准备了解AXI总线的兄弟比较有用。
2019-12-21 22:24:49 1.23MB AXI 实现
1
包含:AMBA® 4 AXI4-Stream Protocol、AMBA® AXI and ACE Protocol、AMBA® CXS Protocol Specification、AMBA® Low Power Interface、ARM® AMBA® 5 AHB Protocol、ARM® AMBA® 5 CHI Architecture、Arm® AMBA® Distributed Translation Interface (DTI) Protocol Specification、Cortex_A8_Technical Reference Manual
2019-12-21 21:53:09 7.33MB ARM AXI
1
本文档是实际Xilinx Vivado工程中AXI-SRIO和SRIO核连接图的更加清晰的版本。
2019-12-21 21:36:25 33KB Rapid IO
1
详细解析AXI3 bus协议,全中文描述,适合SOC开发初学者
2019-12-21 21:32:51 1.48MB axi bu
1