DDR4 SDRAM UDIMM Design Specification Revision 1.22 August 2019
2021-08-13 15:35:59
1.48MB
1
镁光SDRAM仿真模型
`timescale 1ns / 1ps
module mt48lc32m16a2 (Dq, Addr, Ba, Clk, Cke, Cs_n, Ras_n, Cas_n, We_n, Dqm);
parameter addr_bits = 13;
parameter data_bits = 16;
parameter col_bits = 10;
parameter mem_sizes = 8388607; //每个bank寻址空间的大小
inout [data_bits - 1 : 0] Dq;
input [addr_bits - 1 : 0] Addr;
input [1 : 0] Ba;
input Clk;
input Cke;
input Cs_n;
input Ras_n;
input Cas_n;
input We_n;
input Dqm;
2021-08-05 09:37:46
45KB
1
// 此程序需要 DSP2833x头文件.
//
// 根据在RAM中调试的需要，这个项目配置成"boot to SARAM".2833x引导模式
// 表如下显示. 常用的还有"boot to Flash"模式，当程序在RAM调试完善后就
// 可以将代码烧进Flash中并使用"boot to Flash"引导模式.
2021-08-05 09:00:55
72KB
1
本代码基于小梅哥的AC_620开发板搭载的sdram芯片设计的，代码中有详细的注释内容，并且有详细的仿真激励，作为学习sdram，ddr3等非常不错。
2021-08-03 22:59:04
1.24MB
1