锁相环 (PLL) 这模拟了PLL解调FM VCO 是正弦波，但如果需要可以做成方波建议参数：Sample at 10000Hz,Carrier freq 1000Hz = VCO free running freq 使基带频率为 8Hz，频率偏差为 100Hz。 使运行时间为 0.2 秒当你运行这个你会看到解调的正弦波 (8Hz) 它将有 2fcarrier (2fc) 叠加在它上面（就像在真正的 PLL 中一样） VCO 在回路中已经有一个积分器（VCO）。 我们添加了第二个相位超前补偿以确保稳定性。 这给出了 II 型 PLL。

一阶锁相环matlab仿真M文件-pll.rar 自定义的函数PLL.M采用了求解微分方程的方法对模拟的锁相环进行仿真,其中使用的滤波器为一阶的RC低通滤波器,仿真过程结束之后,屏幕上显示出压控振荡器的输入电压、压控振荡器输出信号的波形和相位、压控振荡器输出的瞬时频率及频谱、锁相环的输入信号等参数。 pll.m函数的用法是： 》pll; fi输入信号频率（Khz),fo压控振荡器的固有振荡频率（kHz),Kd鉴相器的增益常数，T时间区间（s),dt时间间隔（S），th0=[ э （0）э ` （0）]微分方程的初始条件。 缺省的输入参数为：pll

Matlab锁相环路代码phaselockedloopPLL-pll.m A phase-locked loop or phase lock loop is a control system that generates a signal that has a fixed relation to the phase of a "reference" signal. The predecessor to the modern phase-locked loop was first described in 1932 by Henry de Bellescise. A phase-locked loop circuit responds to both the frequency and the phase of the input signals, automatically raising or lowering the frequency of a controlled oscillator until it is matched to the reference in both frequency and phase. A phase-locked loop is an example of a control system using negative feedback. 提示：附件所在地址（https://www.ilovematlab.cn/thread-3198-1-1.html） Phase-locked loops are widely used in radio, telecommunications, computers and other electronic applications. They may generate stable frequencies, recover a signal from a noisy communication channel, or distribute clock timing pulses in digital logic designs such as microprocessors. Since a single integrated circuit can provide a complete phase-locked-loop building block, the technique is widely used in modern electronic devices, with output frequencies from a fraction of a cycle per second up to many gigahertz. PLL.gif Author: Edwin Pasterkamp 附件里的代码，里面有详细过程说明： Matlab中文论坛:   www.iLoveMatlab.cn

以车用旋转变压器为研究对象，讨论了软件解码的 工作机理、性能优化与 具体实现。研究内容包括旋变解码的基本功能实现和 旋转变压器 存在的非理想误差 研究

PLL的PSCAD模型，可直接在PSCAD里运行。

由于现代永磁同步电机控制原理（袁雷编）中缺少锁相环无感模型，特此供大家参考

PLL 或单位矢量发生器用于准确地找出电网电压和角度，以便可以轻松完成电网同步。 它们还用于 Park 控制器实现的转换。 PLL 也可以在不同的电压和频率条件下给出准确的结果。

有关PLL介绍,以及使用ADS仿真过程与结论等,适合新手

此文档用来描述OV9281的PCLK是如何计算出来的。 包括了详细的寄存器配置。输入时钟、输出像素时钟。

这是 PLL 建模示例的集合，包括连续时间和离散时间。 它包括整数和分数 N、双模数、SERDES 时钟恢复，以及设计流程中的设计序列。