1、实验目的 2、实验要求 1、实验结论 2、讨论 1、通过编写 HDL 文件的方式创建 Vivado 设计 3、写出测试激励,在测试激励中进行仿真 4、综合、
2022-10-26 14:49:16 895KB fpga开发
1
fpga开发-ws2812驱动代码工程
2022-10-23 22:06:45 18.6MB verilog ws2812
1
本文用于讲解FPGA中的约束文件UCF转XDC格式工具的使用方法,方便使用人员的操作。 UCF格式是ISE工具的约束使用文件,XDC格式是VIVADO工具的约束使用文件。而硬件在设计时一般是使用cadence设计的,cadence能直接导出UCF格式的管脚约束,不能导出XDC格式,这个时候ucf转XDC工具就很有用了。
2022-10-19 11:03:59 28KB fpga开发 UCF XDC
青创电子Altera EP1C3T144C8 开发板原理图
2022-10-11 16:02:19 90KB 青创电子 FPGA 原理图
1
1、INTEL(ALTERA) FPGA 产品目录 2、INTEL(ALTERA) FPGA 器件介绍 3、INTEL(ALTERA) FPGA 设计工具 4、INTEL FPGA 操作系统支持和处理器 5、INTEL FPGA 解决方案等
2022-10-07 17:36:14 3.56MB stm32 fpga开发 arm 嵌入式硬件
1
含pynq-z1和pynq-z2板,将文件放在D:\Xilinx\Vivado\2019.1\data\boards\board_files即可
2022-10-01 15:47:29 171KB fpga开发 pynq-z1 pynq-z2
1
Arty FPGA Board Reference ManualThis manual applies to the Arty Rev. CCopyright
2022-10-01 13:20:41 1.19MB fpga开发 软件/插件
1
EDA程序设计,用FPGA设计一个流水灯,以满足生活中的各种需求
2022-09-25 13:01:07 1014KB fpga开发
非常全面的FPGA开发板:Basys2、Basys3的手册以及使用教程
2022-09-24 12:18:35 16.03MB fpga
1
使用verilog语言对sm4分组密码进行编写,带有仿真测试文件。
2022-09-23 13:04:16 464KB fpga开发 sm4 verilog 分组密码算法
1