计算机组成 简单流水线cpu的设计 1.解决数据冒险和结构冒险 2.实现周期结束后各阶段的锁存 3.实现内部前推

完成具有简单功能的CPU,主要进行的运算指令有加法、自加1、减法、自减1、与、或、取反、算术左移一位的功能。还有转移指令，包括JMP、JNC、JNZ。还包括存储功能，包括MVRD、LDR、STR、和NOP。

MIPS指令译码器设计 2 定长指令周期---时序发生器FSM设计 3 定长指令周期---时序发生器输出函数设计 4 硬布线控制器组合逻辑单元 5 定长指令周期---硬布线控制器设计 6 定长指令周期---单总线CPU设

单周期CPU设计实验我们首先设计一个硬布线控制器，利用硬布线控制器的设计原理，来实现一个支持24条指令的MIPS单周期CPU。利用在运算器实验和存储系统实验中构建的运算器、寄存器文件、存储系统等部件以及Logisim其他功能部件，来构建一个32位MIPS CPU单周期数据通路。

ZJU计算机组成课程作业，内含各部件代码，支持18条指令，包括slt,lui,slr,sll,jr,jal等指令。

单总线CPU设计(定长指令周期3级时序)(HUST)1 MIPS指令译码器设计2 定长指令周期---时序发生器FSM设计3 定长指令周期---时序发生器输出函数设计4 硬布线控制器组合逻辑单元5 定长指令周期---硬布线控制器设计6 定长指令周期---单总线CPU设计

使用logisim布线完成的MIPS单周期CPU，可支持28条指令。跑马灯的代码已经装入了寄存器，可以直接开启时钟运行。

基于verilog编写的多周期CPU代码，包里直接就是ISE工程，不用自己加载文件！可下板子运行。

Educoder平台，华中科技计算机组成原理实验单总线CPU设计(定长指令周期3级时序)(HUST)，自己做的，可以通过测试

VerilogHDL程序都是我们自己为教学目的而编写的，全部程序在CADENCE公司的LWB (Logic Work Bench)环境下和 Mentor 公司的ModelSim 环境下用Verilog语言进行了仿真, 通过了运行测试，并分别用Synergy和Synplify综合器针对不同的FPGA进行了综合。分别用Xilinx和Altera公司的的布局布线工具在Xilinx3098上和Altera Flex10K10实现了布线。 顺利通过综合前仿真、门级结构仿真以及布线后的门级仿真。这个 CPU 模型只是一个教学模型, 设计也不一定合理, 只是从原理上说明了一个简单的RISC _CPU的构成。