-简化的RISC CPU设计简介-
VerilogHDL程序都是我们自己为教学目的而编写的，全部程序在CADENCE公司的LWB (Logic Work Bench)环境下和 Mentor 公司的ModelSim 环境下用Verilog语言进行了仿真, 通过了运行测试，并分别用Synergy和Synplify综合器针对不同的FPGA进行了综合。分别用Xilinx和Altera公司的的布局布线工具在Xilinx3098上和Altera Flex10K10实现了布线。 顺利通过综合前仿真、门级结构仿真以及布线后的门级仿真。这个 CPU 模型只是一个教学模型, 设计也不一定合理, 只是从原理上说明了一个简单的RISC _CPU的构成。
文件下载
评论信息
其他资源
- Android WebView另类实现 自由复制进入选择文字模式
- 数囊生鲜配送管理系统_单机版.rar
- ESP8266原理图和封装
- MADYMO最专业教程
- NS2下无线网络的各种参数统计的AWK脚本
- ssm框架整合所需的全部jar包
- 完整的UcGUI源码和工具
- html+js+css自我介绍
- 电力系统分析与设计
- MATLAB源码集锦--改进非支配邻域免疫算法目标优化代码
- 佳宜合同管理软件原版和破解版补丁
- Petri网在井下机车调度中的建模与仿真.pdf
- 用Python画小黄人
- C语言大学实用教程第4版苏小红.docx
- VB编写的电子电路图设计系统.rar
- 基于STM32的12832液晶显示驱动
- 语音库DLL破解版smartread7.dll
- msvcp120.dll
- presentationCore.dll
- infobright-4.0.7-0-win_64-ice.zip
- 黑蜘蛛（破解红蜘蛛多媒体教学软件 亲测有效）
- 全国遥感数据
- 用visual C++ 6.0编写的计算机图形的一些算法
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明