循环冗余检查(CRC)是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性。若CRC校验不通过，系统重复向硬盘复制数据，陷入死循环，导致复制过程无法完成。出现循环冗余检查错误的可能原因非常多，硬件软件的故障都有可能。

verilog实现SD卡控制器代码

开放OFDM 该项目包含 802.11 OFDM PHY 解码器的 Verilog 实现。 特点是： 完全可合成（在Ettus Research USRP N210平台上测试） 完全支持传统 802.11a/g 支持 802.11n for MCS 0 - 7 @ 20 MHz 带宽 使用包含的 Python 解码器进行交叉验证 模块化设计，易于修改和扩展 请参阅完整文档。 环境设置 该项目具有以下依赖项： ：用于编译 Verilog 文件和模拟。 ：用于波形可视化。 输入和输出 简而言之，顶级dot11 Verilog 模块以 32 位 I/Q 样本（每个 16 位）作为输入，并在 802.11 数据包中输出解码字节。 采样率为 20 MSPS，时钟频率为 100 MHz。 这意味着该模块每 5 个时钟滴答需要一对 I/Q 样本。 执照 常见问题 问：是否需要更改主机驱动

基于verilog语言的实现UDP和IP的简单协议，在开发板上调试通过

工具：Modelsim SE 10.4； Verilog实现Sobel算子边缘检测，内附操作流程文档。

频率计源码：实现频率测和占空比测量

包含定点数常用算数逻辑单元，包含常用加法器，乘法器，除法器，都是有符号计算的。另外包含了testbench测试程序，全verilog实现

硬件设计借鉴软件设计的经验意义重大。首先简要介绍了状态机理论，并给出了用硬件来实现程序算法的步骤以及状态图的化简原则，然后列举了一个求最大公因数的例子来详细阐述这种方法以及实现步骤。给出的方法，通用性强，方便借鉴成熟的软件设计技术，可以大大提升数字系统的设计效率。

SPI，是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。

I2C协议说明及verilog实现读写I2C器件，I2C协议在CPLD或FPGA上的代码实现