MIPS处理器的verilog实现，这里是单周期的运作方式，流水线的运作方式后续放出。工程是ISE编辑的。

有限指令集cpu的设计，包括单周期，多周期，流水线的设计详细流程。

8指令单周期MIPS CPU设计 1、单周期硬布线控制器 2、单周期 MIPS（硬布线）

mips汇编语言程序设计教程....................................

Busybox官方1.28.1已编译版，适用于MIPS平台，下载完成后，改文件名为busybox，上传到目标板（光猫、路由器、开发板等），修改权限777。

这是一个基于MIPS指令集的单周期CPU涉及代码，设计思路和通路图均在博客中，欢迎阅读

控制信号列表 RegDst：选择rt或rd作为写操作的目的寄存器（R-type指令与load指令） RegWrite：寄存器写操作控制（ R-type指令与store指令） ALUSrc：ALU的第二个操作数来源（ R-type指令与branch指令） MemRead：存储器读控制 MemWrite：存储器写控制 MemtoReg：目的寄存器数据来源（R-type指令与load指令） PCSrc：NPC控制（顺序执行与分支） 所有信号（除PCSrc）都可以根据op域译码产生 PCSrc依据两个条件 指令是否是beq——增加一个“branch”控制信号指示 ALU的Zero状态

FPGA VerilogMIPS 代码加文档，学习起来更轻松

让大家聊MIPS，更好的利用MIPS的指令，方便大家

mingw32编译的在windows上运行arm和mips架构的gdb，方便在windows上远程调试单板上的gdbserver