华中科技大学计算机组成原理实验一 运算器设计(加法器设计) 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计
1
自己仿照网上和老师说的四位并行加法器画的图,应该没什么问题
2021-06-26 13:02:34 44KB Quartus 加法器
1
32位的加法器,仿真可用。VHDL语言实现
2021-06-25 22:43:45 528B 32位加法器
1
30个模拟电路Multisim仿真Multisim源文件: RCL无源谐振滤波器.ms8 RLC无源低通滤波器.ms8 从零起调的稳压电源.ms8 共发射极固定偏置电路1.ms8 共发射极简单.ms8 共发射极简单偏置电路1.ms8 共基极固定.ms8 共基极固定电路.ms8 共基极简单电路.ms8 共集电极固定电路.ms8 共集电极射极跟随器.ms8 减法器.ms8 切比雪夫低通滤波器.ms8 加法器.ms8 单电源差放.ms8 双电源差放.ms8 反相放大器.ms8 反相过零比较器.ms8 同相放大器.ms8 回差比较器.ms8 微分器.ms8 有源低通滤波器.ms8 有源带通滤波器.ms8 有源谐振滤波器.ms8 有源陷波器.ms8 有源高通滤波器.ms8 标准三角波发生器.ms8 积分器.ms8 简易波形发生器.ms8 跟随器.ms8 过零比较器.ms8 门限比较器.ms8 非零起调稳压电源.ms8
最近做项目用到的,真实可用
2021-06-21 18:07:27 293B fpga verilog
1
ALU :4位带进位的加法器。带有两个锁存器IR1、IR2。由S0、S1、S2、S3、CN、N控制信号设置其运行状态。S0、S1、S2、S3控制ALU的运算方式;同时当二进制开关N=1是进行逻辑运算,当N=0是进行算术运算。CN 是ALU的进位控制开关,当CN=0是无进位;CN=1是带进位。
2021-06-19 15:27:29 21KB 运算器
1
74ls74(D触发器)做四进制加/减法器、一百/十进制减法器
2021-06-16 16:10:51 450KB Multisim 数电 74ls74 加法器
1
串行 四位 加法器,实现vhdl 语言的设计
2021-06-10 00:24:44 139KB 加法器
1
multisim仿真设计4位全加法器的设计
2021-06-09 09:02:51 215KB multisim仿真
1
32位选择进位加法器(经MODELSIM ISE及FPGA实现) ZJU计算机组成原理实验
2021-06-05 09:56:00 691KB FPGA 32位加法器
1