CD40110中文资料及应用。。。。。。。。。。。。。。。

MF_RC522中文资料 本文描述了发送模块 MFRC522 的功能以及功能和电气规范。

ISD4004语音芯片中文资料

18.6 寄存器描述 322/754 关于在寄存器描述里面所用到的缩写，详见第1.1节。 可以用半字(16位)或字(32位)的方式操作这些外设寄存器。 18.6.1 控制寄存器(WWDG_CR) 地址偏移量：0x00 复位值：0x7F 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 WDGA T6 T5 T4 T3 T2 T1 T0 rs rw rw rw rw rw rw rw 保留 保留 位31:8 保留。 WDGA: 激活位 (Activation bit) 位7 此位由软件置’1’，但仅能由硬件在复位后清’0’。当WDGA=1时，看门狗可以产生复位。 0：禁止看门狗 1：启用看门狗 T[6:0]: 7位计数器(MSB至LSB) (7-bit counter) 位6:0 这些位用来存储看门狗的计数器值。每(4096x2WDGTB)个PCLK1周期减1。当计数器值从40h变 为3Fh时(T6变成0)，产生看门狗复位。 18.6.2 配置寄存器(WWDG_CFR) 地址偏移量：0x04 复位值：0x7F 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 EWI WDG TB1 WDG TB0 W6 W5 W4 W3 W2 W1 W0 rs rw rw rw rw rw rw rw rw rw 保留 保留 位31:8 保留。 EWI: 提前唤醒中断 (Early wakeup interrupt) 位9 此位若置’1’，则当计数器值达到40h，即产生中断。 此中断只能由硬件在复位后清除。 WDGTB[1:0]: 时基 (Timer base) 位8:7 预分频器的时基可以设置如下： 00: CK计时器时钟(PCLK1除以4096)除以1 01: CK计时器时钟(PCLK1除以4096)除以2 10: CK计时器时钟(PCLK1除以4096)除以4 11: CK计时器时钟(PCLK1除以4096)除以8 W[6:0]: 7位窗口值 (7-bit window value) 位6:0 这些位包含了用来与递减计数器进行比较用的窗口值。 参照2009年12月 RM0008 Reference Manual 英文第10版 本译文仅供参考，如有翻译错误，请以英文原稿为准。请读者随时注意在ST网站下载更新版本

2 存储器和总线构架 2.1 系统构架 在小容量、中容量和 大容量产品中，主系统由以下部分构成： ● 四个驱动单元： ─ Cortex™-M3内核DCode总线(D-bus)，和系统总线(S-bus) ─ 通用DMA1和通用DMA2 ● 四个被动单元 ─ 内部SRAM ─ 内部闪存存储器 ─ FSMC ─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备 25/754 这些都是通过一个多级的AHB总线构架相互连接的，如下图图1所示： 图1 系统结构 在互联型产品中，主系统由以下部分构成： ● 五个驱动单元： ─ Cortex™-M3内核DCode总线(D-bus)，和系统总线(S-bus) ─ 通用DMA1和通用DMA2 ─ 以太网DMA ● 三个被动单元 ─ 内部SRAM ─ 内部闪存存储器 ─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备 这些都是通过一个多级的AHB总线构架相互连接的，如图2所示： 参照2009年12月 RM0008 Reference Manual 英文第10版 本译文仅供参考，如有翻译错误，请以英文原稿为准。请读者随时注意在ST网站下载更新版本

7455很详细，很全面，喜欢的看一下吧，不喜欢英文的同学可以详细看一下中文资料，很好的

高通骁龙MSM8916核心板 ARM Cortex-A53 四核 中文资料

MAX31856中文资料，完整的STM32例程，原理图，已经应用到项目上。STM32的程序，文件夹比较深，请用KEIL5打开工程文件。原来在付费资源里面了。竟然有人说没有代码，说是假的。。。\projects\nvwa\003_usart\usart_main.c,如果没有KEIL，不想打开工程的，直接找到这个C文件，打开就行了。

74LS245中文资料 双向总线发送器/接受器

AD603中文资料 AGC电路常用于RF/IF电路系统中，AGC电路的优劣直接影响着 系统的性能。因此设计了 AD603和AD590构成的3〜75dBAGC电路，并 用于低压载波扩频通信系统中的数据集中器。