搜索【BCD】的结果

BCD码优先编码电路设计

74LS148是8线－3线优先编码器，共有54/74148和54/74LS148两种线路结构型式，将8条数据线（0－7）进行3线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。利用选通端（EI）和输出选通端（EO）可进行八进制扩展

2020-01-03 11:32:39 155KB 电路设计

1

8421 BCD 计数器 VHDL （0-9）

8421 BCD 计数器 VHDL （0-9） qt2 测试通过

2020-01-03 11:26:14 943B 8421 BCD 计数器 VHDL

1

八位二进制转bcd码

用multisim11来实现八位二进制对bcd码得转换。其中包含了multisim实验电路图，可进行仿真看结果。

2019-12-21 22:14:26 645KB 二进制 bcd码

1

BCD码减法实现程序

BCD码减法实现程序，非常完整，采用Verilog HDL语言实现。-BCD subtraction to achieve program code, very complete, using Verilog HDL language.

2019-12-21 20:09:10 49KB BCD verilog 减法

1

汇编编程代码编写程序，接受从键盘输入的10个十进制数字，输入中遇到回车符则停止输入，各个数经过bcd码处理，以十六进制显示在屏幕上

2019-12-21 20:03:39 2KB 汇编

1

BCD转余3码串进串出的状态转移图分析

BCD转余3码，使用有限状态机的方式实现时，如何得到状态转移图？书中一下子就给出了化简过的状态转移图，令人难以看懂。本文档一步步进行分析，让你了然于心。对初学状态机的同学很有帮助。

2019-12-21 19:51:06 520KB Verilog 前端 状态转移图 FSM

1

四字节数转换BCD码

单片机运用将四字节的十六进制数转换成BCD码

2019-12-21 19:50:39 963B 转换 bcd码

1

verilog 16进制转10进制bcd码

将verilog16进制的数通过算法转化成bcd码，用于数码管显示。

2019-12-21 19:50:24 3KB verilog 16进制 bcd码

1

分支循环程序设计（BCD码相乘的实验）

实现BCD码的乘法，要求被乘数和乘数以组合BCD码形式存放，各占一个内存单元，乘积存放在另两个内存单元中。如本例程序中的75和48相乘得到3600。由于没有组合BCD码乘法指令，程序中采用将乘数1作为计数器，累加另一个乘数的方法得到计算结果

2019-12-21 19:44:54 108KB 组合BCD码

1

32位2进制转BCD码Verilog源代码

利用Verilog写的32位的2进制转为8个BCD码输出的程序，采用流水线处理，可以用在高速时钟上，而且所需时钟个数为各个位上的数之和。

2019-12-21 19:41:20 1.42MB 2进制转BCD 32位 verilog Quartus

1