自己写的Verilog 用case语句计算频率，在20ns 完成sram的读写，整个工程，xilinx ise 编译测试通过，

用TLC5602高速DA设计基于FPGA的DDS的代码

verilog实例，编程100例，可提供新手参考

用verilog实现3——8译码器，经测试可用

verilog 写的模拟卡式电话计费器,QUARTUS II编译

Verilog 语言基础

硬件采用Nexy4 Artics-7

本人花了一年写的代码、、都可以用、、希望大家喜欢

matlab实现傅里叶变换代码Verilog中的Hilbert变换 Verilog中离散Hilbert变换（在信号处理中经常使用）的顺序实现。 包括了整个Xilinx项目，其中一些支持MATLAB代码，以进行十进制到二进制和二进制到十进制的转换，以及绘制输出的图形。 它以32点作为输入（每个输入为32位线），并给出32点（在进行hilbert变换之后）。 这是我花了7天的时间编写的，在此期间，我第一次学习了verilog，快速傅立叶变换算法和其他一些东西。 结果，这种实现方式肯定不是很优雅。 然而，该代码确实在2014年Techkriti年度FPGA设计挑战赛中获得了二等奖，该挑战是IIT-Kanpur年度技术节。

基2，8点DIT-FFT，三级流水线verilog实现，输入采用32位输入，计算精度较高，且注释清楚，方便参考。