有时钟及修改功能,同时可设置三个独立的闹钟,各个闹钟有一半模式和懒人模式。
2021-12-19 15:24:26 1.46MB FPGA VHDL
1
用单片机设计一个数字时钟,其中包括仿真和原理图
2021-12-19 11:55:52 36KB 时钟
1
用Quartus软件设计基本数字时钟和Verilog HDL设计扩充功能的全过程
2021-12-14 11:42:43 1.32MB 数字时钟设计 EDA EDA设计时钟
1
EDA 数字时钟具有整点报时,设置时钟,设置闹钟,整点报时6声,响一秒,停一秒。
2021-12-14 11:35:49 1.67MB EDA 数字时钟
1
VHDL 数字时钟源代码 具有较时功能,带秒表 分频,电子自动化设计练习
2021-12-12 13:55:05 4KB vhdl eda 数字时钟 较时
1
本设计为基于STC89C52RC单片机做控制器负责报警、报闹、设置时间等多项功能。以及DS18B20采集温度DS1302提供年月日时分秒星期。在LCD1602上面显示温度和时间
1
这是一款多功能数字时钟的教程,有电路图和程序。该款时钟基于51单片机,可以测温度,更有全息和超炫的液晶大字符两种显示模式可以选择,红外遥控仅仅用来切换显示模式,也适合红外遥控的初学者
2021-12-10 20:04:04 424KB DS12C887 DS18B20 1602大字符 红外遥控
1
数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟数字时钟
1
压缩包内包含三个文件,皆是经过quartus软件仿真验证无误的。其中clock_60为可启动/暂停、复位、进位的60进制计数器,clock_24为为可启动/暂停、复位、进位的24进制计数器,clock_day将前两个源码封装后的模块进行连接,即可得到24小时制的时、分、秒时钟,该时钟具有进位、复位、启动/暂停的功能。
2021-12-08 23:41:40 704KB Verilog HDL EDA
1
数字时钟的原理,很详细,保证你看了就会!!!
2021-12-08 15:54:45 199KB 数字钟
1