a practical guide to adopting the universal verification methodology的中文版,制作精良
2021-05-25 19:51:24 5.68MB UVM SystemVerilog
1
SM2签名创建和验证 提供了SM2签名创建和验证的实现。 编译和链接时需要OpenSSL 1.1.1或更高版本的头文件和库文件。 OpenSSL网站是: : SM2是基于椭圆曲线的密码算法。 它在以下中国标准中定义: GB / T32918.1-2016, GB / T32918.2-2016, GB / T32918.3-2016, GB / T32918.4-2016, GM / T 0003-2012。 OpenSSL 1.1.1支持SM2签名创建和验证。 在源代码包中,“ / crypto / sm2 / sm2_sign.c”是一个很好的示例。 数字签名的创建和验证被封装在称为EVP的抽象级别中。 在某些情况下,使用EVP接口计算SM2签名并验证它有点不便。 此处给出了绕过调用OpenSSL EVP接口的实现。
2021-05-20 16:51:30 13KB 附件源码 文章源码
1
SystemVerilog验证:测试平台编写指南 [(美)克里斯·斯皮尔]第二版,第11章完整验证平台的参考代码。
2021-05-15 09:03:59 17KB systemverilog verification uvm vmm
1
Real-Time Systems - Scheduling, Analysis And Verification. Classic textbook for computer science students.
2021-05-02 15:51:49 2.41MB real-time system
1
经典的systemverilog介绍图书
2021-04-28 16:56:39 2.9MB system verilog ic verification
1
Rockchip-Developer-Guide-DDR-Verification-Process-CN.pdf
2021-04-25 14:02:11 527KB rockchip
1
具有DPI集成,断言和功能覆盖的UVM测试台 在该项目中,构建了用于结果字符转换芯片的完整验证测试平台架构。 用于验证的测试用例是DUT随机生成的输入事务。 此外,通过将DUT的输出与参考模型的输出进行比较来执行功能验证。 为了实现参考模型,使用了SystemVerilog的直接编程接口(DPI)功能。 参考模型是使用C编程语言编写的DUT的软件实现。 被测设计:DTMF接收器中使用的RCC单元 DUT验证达到100%的覆盖率
2021-04-08 20:10:46 21KB SystemVerilog
1
这里你没必要每次编译通过就下载代码,咱们用modelsim仿真(此外还有QuestaSim、NC verilog、Diamond的Active-HDL、VCS、Debussy/Verdi等仿真工具),如果仿真都不能通过那就不用下载了,肯定不行的。在这里先掌握简单的testbench就可以了。推荐的教材是《WRITING TESTBENCHES Functional Verification of HDL Models》。
2021-03-04 15:43:03 5.69MB FPGA testbench modelsim
1
IKOS IKOS(开放静态分析器的推理内核)是基于抽象解释理论的C / C ++静态分析器。 介绍 IKOS最初是一个C ++库,旨在促进基于的声音静态分析器的开发。 对于一个应用程序或一系列应用程序,静态分析仪的专业化对于实现精度和可扩展性都至关重要。 开发这样的分析器是艰巨的,并且需要在抽象解释方面的大量专业知识。 IKOS提供了最先进的抽象解释数据结构和算法的通用且有效的实现,例如控制流图,定点迭代器,数字抽象域等。IKOS独立于特定的编程语言。 IKOS还提供了基于的C和C ++静态分析器。 它实现了可伸缩的分析,以检测和证明C和C ++程序中没有运行时错误。 执照 IKOS已根据NASA开源协议1.3版发布,请参阅 接触 发行说明 见 故障排除 请参阅 安装 依存关系 要构建和运行分析器,您将需要以下依赖项: 支持C ++ 14的C ++编译器(gcc> = 4.9.2
1
A Hardware-in-the-Loop Simulation Platform for the Verification and Validation
2021-02-26 16:00:28 1.45MB 硬件在环测试
1