Altera官方时序约束指南文档，也可在官方网站下载，文档编号AN433，里面讲了能够碰到的大部分源同步时序约束方法，很值得一看

（2）、 未来竞争展望 目前随着多通道技术在 DDR 上的普及，RDRAM 在带宽上的优势也变得不明显了。所以，RDRAM 如果 不及时提高单通道的性能，很快会被强大的 DDR 家族赶出台式机领域。但 RDRAM 的时钟频率已经很高了， 再向上提高已经很难，不少 RDRAM 厂商都表示，800MHz 时钟频率可能将是 RDRAM 的一个巨大门槛，即 使能超过，成本可能也是惊人的，要知道目前 533/400MHz 的 RIMM 就已使用了 8 层 PCB，800MHz 时 PCB 成本将很难控制。这也是为什么 RDRAM 急于推出 32bit 与 64bit RIMM 的原因，毕竟内存这种高带宽应用 设备，还是需要一定位宽的保证。而且高位宽的同步性也不像想象中的那么难以控制，DQS 的设计就很大 程度地解决了这一问题，所以，DDR 可以借助较少的转产成本，较低的 PCB 成本（即使是 DDR-Ⅱ也是 6 层设计），成为 PC 内存的首选产品。 现在再去争论 RDRAM 与 DDR 谁胜谁败已经没有意义，RDRAM 已经很难再在主流市场重振雄风。这 主要不是它的技术限制，而是早期的市场动作与成本的压力造成的。虽然现在 4i 芯片开始起步，但支持这 种结构的芯片组还很难找到（至少 850E 不支持）。在 820 时代，RDRAM 由于成本而没有打开市场，现在 可以通过降低成本来提高竞争力，但 DDR 一方也有了多通道技术。Rambus 也因此明智地将黄石定位于专 用/定制市场。这样，在今后很长一段时间里我们只有看 DDR 的独角戏了。

DIMM条金手指信号

Amlogic DDR调试指南V0.1-20210803.pdf

DDR PHY Interface 2018年版本的内容，希望对你有价值，一起学习一起研究一起进步

官网下载的DFI4.0文档， DDR_PHY_Interface_Specification_v4_0

本文档主要介绍 Hi3531AV100 芯片的常用 DDR 配置的修改方法。本文档（本指南）主要适用于以下工程师：  技术支持工程师  单板硬件开发工程师

瑞芯微RK平台DDR选型手册

介绍了DDR SDRAM的接口时序，分析了其在系统中的位、功能和作用，在此基础上提出了设计方案规划。之后着重叙述了基于Stratix．II GX系列FPGA的DDR2接口的FIFO工程设计，对于主控核心单元、数据输入单元和数据缓存单元进行了单独的模块化分析，并且对主要模块进行了功能仿真，归纳问题。

DDR3规范，包括AC,DC，不同速率时，高低电平的判断，等等