搜索【verilog实现】的结果

UART串行通信Verilog实现~~~~

UART串行通信Verilog实现，带代码注释，便于维护和修改，亲测可用~~~

2021-12-01 19:43:44 17KB UART Verilog

1

Verilog实现冒泡排序

VerilogHDL/VHDL开发之Verilog实现冒泡排序

2021-11-30 09:06:34 16KB verilog 冒泡排序 VHDL 文章

1

booth算法的Verilog实现

booth算法的Verilog实现、压缩包中包含booth算法的Verilog实现与仿真的两个.v文件

2021-11-28 00:43:19 2KB verilo booth .v

1

IIC通信协议的Verilog实现

刚刚花了几天时间把 IIC 总算搞懂了一些，查了很多资料，也纠结过于很多细节，不过只要耐着性子，一点点的去理解，去尝试，终会得到你想要的结果，人生不也是吗，嘿嘿~，不闲扯了，下面就写写我的理解以及方法，算是一个总结~

2021-11-25 23:11:30 78KB IIC通信协议 verilog 单片机 文章

1

verilog实现任意的整数分频器

此代码是使用verilog实现任意的整数分频，通过更改参数即可实现，包括testbench验证代码功能

2021-11-25 10:56:31 7.37MB 分频器 verilog fpga

1

用verilog实现并行的CRC运算

使用verilog实现的并行CRC运算，支持多字节的输入

2021-11-24 14:48:05 619B verilog CRC 并行

1

VHDL Verilog 实现三态门的源程序以及testbench代码

1）VHDL 语言下同步、异步三态门的实现和仿真； 2）VerilogHDL 语言下同步、异步三态门的实现和仿真；

2021-11-24 11:39:32 501KB VHDL 三态门

1

verilog实现的4位逐次进位乘法器

利用verilog语言实现了逐次进位乘法器，延时达到3.549ns，资源使用了24个LUT

2021-11-21 19:39:17 757B 逐次进位 乘法器

1

verilog实现D触发器

verilog语言实现multisimD触发器的仿真包含程序代码QUARTUS和文件

2021-11-18 22:55:54 1KB FPGA D触发器 verilog

1

SHA-256 Verilog实现

做随机数时用的后处理电路，是最经典的实现算法，只有.v文件（单独sha模块），深度流水优化过的暂不上传，有需要留言。

2021-11-14 23:41:05 4KB SHA、Verilog

1