Verilog HDL设计64bits算术乘法器.rar
1.用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16\8*8\8*32\8*16小位宽乘法器来实现，底层乘法器可以使用FPGA内部IP实现； 2.基于modelsim仿真软件对电路进行功能验证； 3.基于Quartus平台对代码进行综合及综合后仿真，芯片型号不限； 4.电路综合后的工作频率不低于50MHz。
2021-08-23 10:57:08 456KB 源代码 VerilogHDL Quartus modelsim
1
Verilog HDL程序设计教程与附件光盘程序
Verilog HDL程序设计教程与附件光盘程序，王金明老师的经典教材，学习FPGA的好书
2021-08-19 10:19:43 10.75MB VerilogHDL 教程与光盘
1
LN16DesignforTestability.pdf
Digital System Designs and Practices Using Verilog HDL and FPGAs
2021-08-13 09:00:44 2MB VerilogHDL
1
LN15DesignExamples.pdf
Verilog HDL
2021-08-13 09:00:44 2.4MB VerilogHDL
1
LN14ArithmeticModules.pdf
Verilog HDL
2021-08-13 09:00:43 1.48MB VerilogHDL
1
LN13Verification.pdf
Verilog HDL
2021-08-13 09:00:41 1.14MB VerilogHDL
1
LN08CombinationalLogicModules.pdf
Verilog HDL
2021-08-13 09:00:41 672KB VerilogHDL
1
LN01Introduction.pdf
Verilog HDL
2021-08-13 09:00:40 898KB VerilogHDL
1
LN02aStructuralModeling.pdf
Verilog HDL
2021-08-13 09:00:40 866KB VerilogHDL
1
LN06HierarchicalModeling.pdf
Verilog HDL
2021-08-13 09:00:40 258KB VerilogHDL
1

个人信息

下载历史

热门下载

最新下载

其他资源

共 298 条 上一页 1 … 10 11 12 13 14 … 30 下一页 共 298 条