(1)基本要求: a.被测信号的频率范围为1~20kHz,用4位数码管显示数据。 b.测量结果直接用十进制数值显示。 c.被测信号可以是正弦波、三角波、方波,幅值1~3V不等。 d.具有超量程警告(可以用LED灯显示,也可以用蜂鸣器报警)。 e.当测量脉冲信号时,能显示其占空比(精度误差不大于1%) a.实现自动切换量程。 b.构思方案,使整形时,跳变阈值自动进行调节,以实现扩宽被测信号的幅值范围。
2019-12-21 19:54:57 569KB 自动切换量程测频率,测占空比
1
实验课需要用到 且调试通过~ LIBRARY IEEE ; --有时钟使能的十进制计数器 USE IEEE.STD_LOGIC_1164.ALL ; ENTITY CNT10 IS PORT (CLK : IN STD_LOGIC ; -- 计数时钟信号 CLR : IN STD_LOGIC ; -- 清零信号 ENA : IN STD_LOGIC ; -- 计数使能信号 CQ : OUT INTEGER RANGE 0 TO 15 ; -- 4 位计数结果输出 CARRY_OUT : OUT STD_LOGIC ) ; -- 计数进位 END CNT10 ; 。。。。。
2019-12-21 19:39:31 162KB VHDl
1
基于VHDL的数字频率计设计,希望这个文档对大家有所帮助。
2019-12-21 19:36:39 321KB VHDL
1
基于51单片机的数字频率计设计,LCD1602液晶显示。 代码详细,包含proteus仿真。为本人单片机课程设计编写,答辩完成最终成绩98。
2019-12-21 18:55:08 91KB 单片机 代码 仿真 数字频率计
1
电赛一等奖!简易数字频率计设计
2019-12-21 18:53:42 3.32MB 电赛 数字频率计
1
摘要:以FPGA为核心器件,嵌入mc8051 IP核,1602液晶显示器等作为外围,设计的等精度频率计。通过1602液晶显示被测频率值,闸门时间自动调整,测量范围为0.1Hz—100MHz。
2019-12-21 18:51:05 14.69MB MC8051 IP核 FPGA VHDL
1