包括ram,dram,sdram,ddr,ddr3,ddr control.
2021-11-30 10:44:12 29.18MB ram
1
图解实用电子技术丛书-存储器IC的应用技巧.pdf UV-EPROM EEPROM SRAM DRAM 的结构与使用方法
2021-11-23 14:12:57 9.13MB 存储器 memory EEPROM RAM
1
51单片机外接数据存储器。用C语言写的,里面有Proteus的仿真电路图。 向外部存储器写入数据,并读取显示在数码管上。
2021-11-23 10:03:58 58KB 51外接 数据存储器 静态RAM Proteus仿真
1
采用st公司发布的stm32cube软件生成配置文件,使用hal-stm32fl0x的新库函数。做了一个点亮led灯的实验例程。
2021-11-22 09:20:39 6.39MB stm32-RAM
1
我的文件 这是我在大学作业中编写的用于 RAM 的用户空间文件系统。 要求: 类 Unix 操作系统 已安装保险丝 编译并运行: 在本步骤和以下步骤中,我假设您将 myfs 挂载到test/mnt目录。 如果您使用另一个目录进行测试,请用路径替换test / mnt。 $ git clone git@github.com:anxolerd/myfs.git $ cd myfs $ make all $ bin/myfs test/mnt 现在您可以测试安装在test/mnt这个文件系统 卸载 要卸载 myfs 文件系统,请使用以下命令: fusermount -u test/mnt 。 如果您在使用fusermount -uz test/mnt问题,请使用fusermount -uz test/mnt卸载。 已知错误 不要使用 VIM 编辑 myfs 中的文件。 决不! 我不知道为
2021-11-19 12:09:45 4KB C
1
代码主要介绍一下使用双端口RAM实现延时的过程。(。。。fifo是 first input first output 的缩写,即先进先出队列,fifo一般用作不同时钟域的缓冲器。fifo根据读和写的时钟是否为同一时钟分为同步fifo和异步fifo。异步fifo相比同步fifo来说,设计更加复杂一点。本文中讲述的是同步fifo的一种设计方法。)
2021-11-18 11:21:50 3KB verilo fpga
1
用verilog编写的ram之间的数据搬移过程 适合初学者使用
2021-11-16 17:03:07 27.26MB ram
1
本程序是基于STM32单片机的程序,双ARM单片机通过双口RAM进行数据交换的程序
2021-11-08 18:40:42 7.55MB STM32 双口RAM
1
内存中处理(PIM),近数据处理(NDP) 本页包含对内存中处理(PIM)和近数据处理(NDP)论文的调查。 为了区分PIM和NDP(从技术角度来看),我们假设PIM体系结构要么涉及使用内存阵列的模拟计算,要么将数字计算逻辑和内存组件整合到同一芯片上; NDP体系结构在不同的管芯中分别实现了计算逻辑和存储组件。 因此,在我们的分类中,基于3D堆栈的最新设计属于NDP架构。 从体系结构的角度来看,尽管某些硬件使用内存技术来实现计算,但它们仍被用作主机的加速器(例如,作为从设备连接到PCIe)。 这些硬件设计假定与主机处理器分离的物理地址空间,并且内核执行类似于GPU(数据复制->内核启动->完成计算->数据复制)。 相反,一些设计虽然在我们的调查中被归类为“ NDP”,但从体系结构的角度来看,它们确实是“内存中的过程”。 例如,“ HMC +逻辑层”可以用作存储设备(由主机读取和写入)和
2021-11-07 19:54:16 285KB ram arch pim circuit
1
unity3d仿真水流模拟,Assets商城50刀,内含多个demo。 资源包过大,txt中是网盘链接。真实可用!
2021-11-07 14:22:55 67B unity shader water river
1