大多数的ADC都有模拟地（AGnd）和数字地（DGnd）引脚，但是太多的工程师和datasheet作者都不确定该怎么进行连接。这篇文章考虑了这些引脚电流流动的本质，内部及外部噪声对于精确数据转换的影响，不同的接地，去耦和大多数情况下使转换器工作在最好状态的建议及证明。   数据转换器（ADCs和DACs）是精确，敏感的器件，它的模拟接口易受噪声影响（这篇文章的大部分建议是对于ADCs和DACs）。   混合信号系统（同时拥有模拟和数字处理的系统）经常有分离的模拟地和数字地，将易受噪声影响的模拟信号与通常产生噪声的数字地隔离开来。   数据转换器——也就是模拟到数字的转换器（ADCs）和数字到模拟的转换器（DACs）——是精确且易受噪声影响的敏感器件。   除非另外说明，本文中的所有建议适用于ADCs和DACs。   在应用数据转换器的系统中，一个普遍的问题是如何接地使模拟信号状态最好。包括模拟信号和数字信号处理的混合信号系统通常有分离的数字地和模拟地，来避免数字部分的噪声耦合到敏感的模拟信号上。对这些地进行单点汇合，有时称作星形点（star point），汇合点通常邻近电源。   ADCs和DACs通常有分离的模拟地引脚和数字地引脚（分别标作AGND和DGND）。它们应该连在一起并接到系统的模拟地，尽管datasheet有其它建议。   ADCs和DACs通常有分离的模拟地引脚和数字地引脚，分别标作AGND（或模拟地）和DGND（或数字地），并且datasheet通常建议这两种引脚应该在器件外连在一块。这引起一个问题——然后怎么将它们连到系统的模拟和数字地，而不引起地环路。   解决办法很简单——不要这样做！它们应该都连到系统模拟地。   尽管datasheet建议它们应该分别连到系统的模拟地和数字地，但通常更好的做法是忽略这个建议，将它们连在一块再接到系统的模拟地。   一个哲学问题！   AGND和DGND应该都连到系统模拟地平面。描述为DGND的引脚并不意味着它应该连到系统数字地。   这当然引起一个问题，为什么一个指定为数字地的引脚应该接到系统的模拟地。   这就是哲学家所说的“范畴错误”（category mistake）。简单地说，当我们假设同样的文字在不同上下文中表示同样的意思时，我们就犯了一个范畴错误。这个引脚不是因为接到系统数字地而称为数字地引脚，而是这个引脚有转换器的数字电路的地电流流过。   回顾转换器，制造商很可能对这些引脚用了不同的名字来避免混淆，但几十年后的今天再改已经太晚了。   为什么不用一个引脚？ 在大电流或高频情况下，引线的阻抗不允许用一个地引脚。低电流或低频转换器经常只有一个引脚。   如果整个转换器只有一个地引脚不会有问题，但粘合线（bond-wire）和封装引脚的阻抗相当大，由数字部分电流流过公共地引脚引起的电压足以使转换器的模拟信号状态变差。实际上在高频转换器中有几个模拟地引脚和几个数字地引脚并行连接，来减小引脚阻抗的影响。   为什么必须将它们在芯片外连接？ X点的地噪声通过寄生电容影响转换器的模拟电路。可以通过减小DGND，AGND和系统模拟地之间的阻抗来减小此噪声。   数字电路的噪声可以通过寄生电容耦合到转换器的模拟部分。如果框图中的X点的噪声电压可以尽可能减小，那耦合地噪声也会减小。   这可以通过直接将数字地接到系统模拟地来完成。如果DGND接到系统数字地或通过一个电阻或电感接到系统模拟地，X点相对于转换器的模拟电路的噪声电压会增加——对干扰也是一样。

基于HAL库，仿真单片机型号为stm32f103R6，代码keil5 基于stm32f103输出PWM方波 通过串口将当前占空比输出。该实验用来模拟滑动变阻器调节电机转速。 使用串口输出的内容：首先输出学号姓名，然后输出当前转换的电压值和占空比，电压值和占空比是不断刷新变化的，刷新率自定。 添加LCD显示功能，将采集到的电压值在LCD中显示。

采用0.35 um BiCMOS工艺模型，电源电压为3.3 V,使用Cadence下Spectre工具对各单元电路和系统进行了仿真，结果表明各个单元电路均达到了整体性能的要求，对电路的整体仿真结果可以达到12位的精度

设计并实现了一款10位逐次逼近型模数转换器，该电路采用了改进型开关逻辑结构降低了开关的动作频率，提高了数模转换器的线性度，同时降低了模数转换器的功耗．仿真结果表明，该模数转换器在Chartered 0．35 μm2P4M工艺下实现了10位精度，转换速率为250 kHz，信噪比大于60 dB，功耗小于2 mW．流片后测试结果显示芯片达到设计指标要求，平均功耗为1．97 mW．

在涉及模数转换的应用中， ADC精度会影响整体的系统质量和效率。为了提高此精度，必须了解与ADC相关的误差以及影响它们的参数。 ADC精度不仅取决于ADC性能和功能，还取决于ADC周围的整体应用设计。 本文还讲解了可应用于降低 ADC 误差的固件方法，给出了为得到更好的 ADC 精度，编写固 件的一些通用技巧。 同时，本应用笔记将帮助 ADC 模块用户了解 STM32 微控制器提供的一些高级模式并快速着手开发。所介绍的每种模式都随附一个应用示例，以便用户更好地理解如何使用各种模式。大多数模式都随附一个基本固件，以使 ADC 配置更易于理解。

AD7686_中文版本 16位分辨率、无失码 吞吐速率：500 kSPS 积分非线性(INL)：典型值±0.6 LSB，最大值±2 LSB(FSR的 ±0.003%) 信纳比(SINAD)：92.5 dB(20 kHz) 总谐波失真(THD)：-110 dB(20 kHz) 伪差分模拟输入范围 0 V至V REF (V REF 可高达VDD) 无流水线延迟 5 V单电源供电 1.8 V/2.5 V/3 V/5 V逻辑接口

多个HAL库完整工程，基于STM32F103C8T6： 基于SPI的RFID读取、基于PWM+DMA控制WS2812、数码管、ADC、UART的printf重定向与接收数据解析、GPIO

为了实现高精度14 bit的逐次逼近型SAR（Successive Approximation）模数转换器ADC，提出一种数字自校准算法。该算法通过切换两种电容阵列的工作状态，得到电容之间的失配误差，并在ADC正常工作时，将得到的电容误差加载到电路中达到在转换过程消除失配的目的。最后对一个失配误差为0.5%的14 bit的SAR ADC系统模型进行参数仿真，结果验证了本数字校准算法的正确性和有效性。

采用STM32F429IGT6单片机，KeilMDK5.32版本 使用SysTick系统滴答定时器进行延时 LED_R、LED_G、LED_B分别为PH10,PH11,PH12 Key1为PA0，Key2为PC13 KEIL5下载配置有FLASH与SRAM ADC1和ADC2规则同步模式，使用通道4和通道6，PA4和PA6（配置为模拟模式），开启扫描模式，使用DMA传输，采用外部触发ADC转换，触发源为TIM3的TRGO事件，TIM3的TRGO事件来源于其更新事件，TIM3每200ms更新一次，也就是ADC每200ms采样一次， 使用ADC1的规则通道和注入通道，采样的规则通道数为2，注入通道数为1，序列为 通道4（PA4），通道6（PA6），通道4 使用ADC2的规则通道和注入通道，采样的规则通道数为2，注入通道数为1，序列为 通道6（PA6），通道4（PA4），通道6 开启ADC2的注入通道转换完成中断，在中断服务函数中讲ADC的数据输出 注意点：如果需要ADC转换完成中断，最好使用DMA的传输完成中断代替

CS5532中文数据手册